Castellated Hole PCB Module: คู่มือ DFM ไม่ให้ขอบรูชุบแตก

Castellated hole PCB module เหมาะกับงานแบบไหน

Castellated hole PCB module เหมาะกับโมดูลที่ต้องบัดกรีลงบน carrier board โดยไม่ใช้คอนเน็กเตอร์ เช่น RF module, IoT sensor, motor driver daughter board หรือ test adapter ที่ต้องการ footprint เล็กและประกอบซ้ำด้วย SMT line ได้ ใน 15 ปีที่เราช่วยทีมฮาร์ดแวร์ย้ายจาก prototype ไป pilot build ความผิดพลาดที่เจอบ่อยไม่ใช่แค่รูครึ่งวงกลมสวยหรือไม่สวย แต่คือโมดูลบัดกรีผ่าน AOI แล้วเกิด open joint หลัง thermal cycle เพราะ half-hole, pad บน main board และ stencil ไม่ถูกออกแบบเป็นระบบเดียวกัน

บทความนี้เขียนสำหรับวิศวกร hardware, PCB layout, NPI และทีมจัดซื้อที่กำลังเลือกระหว่าง Castellated Hole PCB Module, board-to-board connector หรือ flex cable ในช่วงก่อนออก RFQ เป้าหมายคือช่วยให้คุณคุยกับโรงงานได้ด้วยตัวเลข เช่น hole size, plating thickness, pad extension, routing sequence, surface finish, solder fillet และแผนตรวจรับ ไม่ใช่ส่ง Gerber แล้วหวังว่าโรงงานจะตีความเหมือนกัน

มาตรฐานที่ควรใช้เป็นภาษากลาง ได้แก่ IPC electronics standards สำหรับ IPC-6012, IPC-2221, IPC-A-610 และ IPC-J-STD-001, รวมถึงความเข้าใจพื้นฐานของ surface-mount technology และ soldering เมื่อต้องประเมิน solder joint บน carrier board มาตรฐานเหล่านี้ไม่แทน drawing ของลูกค้า แต่ช่วยกำหนดกรอบคุยเรื่อง plated through hole, workmanship และ acceptance criteria ให้ชัดตั้งแต่ sample แรก

"Castellated hole ที่ดีต้องออกแบบให้โรงงานแผ่น, โรงงาน SMT และทีม incoming QA อ่านความเสี่ยงเดียวกันได้ ถ้าระบุแค่ half-hole 0.8 มม. แต่ไม่บอก plating, rout sequence และ solder fillet เป้าหมาย คุณกำลังปล่อยให้ yield ขึ้นกับประสบการณ์ของ operator"

— Hommer Zhao, Technical Director

กรณีโรงงาน: รูครึ่งวงกลมผ่านไฟฟ้าแต่ solder fillet ไม่สม่ำเสมอ

ในล็อต pilot ของโมดูล IoT ขนาด 18 x 24 มม. จำนวน 600 ชิ้น เราพบว่า 37 ชิ้นมี solder fillet บนขอบ castellated ไม่เต็มหลังประกอบลง carrier board แม้โมดูลทุกชิ้นผ่าน electrical test ก่อนส่งเข้า SMT ปัญหาหลักมาจากสามจุดพร้อมกัน: finished hole 0.75 มม. ถูก route เปิดครึ่งรูเร็วเกินไปจนเกิด burr, pad บน carrier board ยื่นออกนอกขอบโมดูลเพียง 0.15 มม., และ stencil ใช้ aperture 1:1 ทำให้ solder volume ไม่พอสำหรับ wetting ที่ผนังรูชุบ

หลังแก้ DFM เราเพิ่ม pad extension ฝั่ง carrier เป็น 0.35 มม., ปรับ routing ให้เจาะและชุบก่อนแล้วค่อย rout ผ่าน centerline ด้วย tool ใหม่, เพิ่ม visual criterion ให้เห็น wetting ต่อเนื่องบน half-hole อย่างน้อย 75% ของความสูงผนังรู และทำ cross-section 5 ชิ้นในล็อตแรก ผลล็อตถัดไป 800 ชิ้นพบ fillet defect เหลือ 4 ชิ้น และไม่มี open joint ใน functional test 100%

ตัวเลขนี้เป็นบทเรียนจาก supplier handoff ไม่ใช่คำรับรองเชิงการตลาด จุดที่ควรจำคือ electrical test ของโมดูลเปล่าไม่สามารถยืนยันคุณภาพ solder joint หลังบัดกรีบน carrier board ได้ ถ้าผลิตภัณฑ์ของคุณเป็น IoT gateway, RF module หรือ controller ในสภาพสั่นสะเทือน การปล่อยให้ half-hole มี burr หรือ wetting ไม่ต่อเนื่องคือการซ่อน failure ไว้จนถึงขั้น field return

Background, role, objective และ key result ของการทำ DFM

ผู้อ่านหลักของบทความนี้คือทีมที่ผ่าน prototype แล้วและกำลังเตรียมสั่ง pilot lot 50-2,000 ชิ้นเพื่อยืนยัน production readiness ในงาน SMT Assembly หรือ Custom Circuit Board คำถามจริงไม่ใช่ "โรงงานทำ castellated hole ได้ไหม" แต่คือ "โรงงานควบคุมรูชุบที่ถูกเปิดครึ่งหนึ่งให้บัดกรีซ้ำได้บน main board หรือไม่"

มุมมองที่ใช้ในบทความนี้คือ senior factory engineer ที่ต้องรับผิดชอบทั้ง bare board yield, SMT yield และ incoming inspection ของลูกค้า มากกว่ามองเป็น feature สวยงามบนขอบบอร์ด Objective คือทำให้คุณมี decision criteria ก่อนสั่งผลิต: เลือกขนาดรูเท่าไร, ต้องใช้ ENIG หรือ finish อื่น, ต้องวาง panel อย่างไร, ต้องตรวจด้วย microscope หรือ cross-section เมื่อไร และควรปฏิเสธ supplier response แบบไหน

Key result ที่ควรได้หลังอ่านจบคือ RFQ package ที่ระบุอย่างน้อย 9 รายการ: finished hole, hole pitch, copper clearance, pad extension, surface finish, panel rail, routing path, inspection method, และ acceptance criterion ที่อ้างอิง IPC-6012 กับ IPC-A-610 ตามระดับงาน ถ้ารายการใดขาด supplier อาจเสนอราคาถูกกว่า แต่ราคานั้นยังไม่รวม rework และเวลา debug บน carrier board

Castellated hole ไม่ใช่แค่ edge plating

Castellated hole คือ plated through hole ที่ถูกตัดผ่านกลางรูหรือใกล้กลางรูเพื่อเปิดผนังรูชุบให้กลายเป็นจุดบัดกรีขอบบอร์ด ต่างจาก edge plating ทั่วไปที่ชุบขอบเพื่อ shielding, grounding หรือ contact area เพราะ castellated hole ต้องทำงานเป็นทั้ง mechanical land และ solderable terminal บน main board พร้อมกัน

ความเสี่ยงจึงเกิดจากสองโรงงานต่อเนื่องกัน โรงงาน PCB ต้องคุม drilling, desmear, copper plating, surface finish และ routing ให้ผนังรูไม่แตก ส่วนโรงงาน assembly ต้องคุม solder paste, placement pressure, reflow profile และ inspection ให้เกิด fillet ที่อ่านได้บนขอบ module หากคุณใช้ HDI PCB หรือ pitch ต่ำกว่า 1.0 มม. margin จะยิ่งแคบ เพราะ solder bridge และ insufficient solder เกิดง่ายกว่าบอร์ด pitch กว้าง

สำหรับโมดูล RF หรือ high-speed digital ต้องมอง half-hole ร่วมกับ ground via, keepout และ launch geometry ด้วย ไม่ควร copy footprint จากโมดูลเก่ามาใช้ทันที เพราะ pad ยาวเกินอาจเพิ่ม parasitic capacitance ขณะที่ pad สั้นเกินทำให้ fillet ตรวจยาก งานกลุ่มนี้ควรเชื่อม review กับบทความ Controlled Impedance PCB และ PCBA เมื่อสัญญาณมีข้อกำหนด impedance

ตารางตัดสินใจ: castellated hole, connector หรือ flex cable

ตารางนี้ชี้ให้เห็นว่า castellated hole ไม่ใช่คำตอบทุกงาน ถ้าโมดูลต้องถอดเปลี่ยนบ่อยหรือมี service requirement ภายใน 24-48 ชั่วโมง connector อาจคุ้มกว่า แม้ต้นทุน BOM สูงขึ้น แต่ถ้าโมดูลติดถาวร, volume สูง และพื้นที่จำกัด castellated hole มักลด part count และลดความสูงของ assembly ได้ชัดเจน

"ถ้าผลิตภัณฑ์ต้องเปลี่ยนโมดูลในสนาม อย่าเลือก castellated hole เพื่อประหยัดคอนเน็กเตอร์ 0.40 ดอลลาร์โดยไม่คิดค่า rework เวลาซ่อมจริง การเลือก interface ต้องเริ่มจาก service model ไม่ใช่จากราคาต่อ part"

— Hommer Zhao, Technical Director

Design rules ที่ควรระบุใน fabrication drawing

Fabrication drawing สำหรับ half-hole ควรระบุ finished hole หลัง plating ไม่ใช่แค่ drill size ก่อนชุบ เพราะ IPC-6012 ให้กรอบเรื่อง plated through hole quality แต่ supplier ยังต้องรู้ target dimension ที่คุณต้องการจริง ตัวอย่างที่ใช้บ่อยคือ finished hole 0.80 มม., pitch 1.27 มม. หรือ 2.54 มม., copper pullback จาก rout path, pad diameter ฝั่ง module และ tolerance ของ outline หลัง rout

ควรเพิ่ม note ว่า castellated holes ต้อง plated before routing และต้อง route ผ่าน centerline ของรูตาม panel drawing ที่อนุมัติ ถ้า supplier route ผิดลำดับหรือ tool สึกมากเกินไป คุณอาจเห็น copper smear, lifted plating, burr, laminate exposure หรือ half-hole ที่เหลือไม่ถึงครึ่งวงกลม defect เหล่านี้ทำให้ solder wetting ไม่สม่ำเสมอและอ่าน AOI ยาก

สำหรับความหนาบอร์ด 0.8-1.6 มม. ควรประเมิน aspect ratio ของรูด้วย ถ้ารูเล็กแต่บอร์ดหนา plating uniformity จะยากขึ้น และเมื่อถูกตัดครึ่ง defect จะมองเห็นชัดที่ผนังรู งาน RF module มักใช้บอร์ดบางกว่า 1.0 มม. เพื่อคุม profile แต่ต้องคุม warpage และ handling ใน panel ให้ดีขึ้น

Surface finish และ solderability ต้องเลือกจาก assembly window

ENIG มักเป็นตัวเลือกที่เหมาะกับ castellated module เพราะผิวเรียบ, shelf life ดี และช่วยให้ solder wetting บน half-hole อ่านได้ง่ายกว่าผิวที่ไม่สม่ำเสมอ แต่ ENIG ไม่ได้แก้ปัญหา routing burr หรือ plating crack ถ้ากระบวนการเจาะและ route ไม่ดี IPC-4552 มักถูกใช้เป็นกรอบสำหรับ ENIG ขณะที่ IPC-A-610 และ IPC-J-STD-001 ช่วยคุม acceptance ของ solder joint หลังประกอบ

HASL อาจใช้ได้กับ pitch กว้างและงานที่ไม่ต้องการความเรียบสูง แต่สำหรับ pitch ต่ำกว่า 1.27 มม. หรือโมดูลที่ต้องวางด้วย pick-and-place ความหนาผิวที่ไม่เรียบอาจกระทบ coplanarity และ solder volume OSP ให้ต้นทุนต่ำและผิวเรียบ แต่ shelf life และ handling window แคบกว่า จึงต้องคุมเวลาระหว่างผลิตแผ่นกับ SMT ให้เข้ม

ถ้าโมดูลมีทั้ง castellated hole และ exposed RF pad บนขอบเดียวกัน ควร review finish ร่วมกับ signal requirement ไม่ใช่เลือกจากราคาเท่านั้น งาน Rogers PCB หรือ RF board อาจต้องพิจารณา loss, solderability และความสม่ำเสมอของ ground connection พร้อมกัน

Footprint บน carrier board ต้องช่วยให้ตรวจ fillet ได้

Footprint ของ carrier board ต้องออกแบบให้ solder fillet เห็นได้จากด้านข้าง ไม่ใช่แค่ให้โมดูลนั่งพอดีบน pad เท่านั้น แนวทางที่ใช้ได้คือให้ pad ยื่นออกนอกขอบโมดูลประมาณ 0.25-0.50 มม. ตาม pitch และขนาดรู เพื่อให้ inspector มองเห็น wetting และให้ solder มีพื้นที่สร้าง toe fillet

ถ้า pad extension สั้นเกินไป AOI อาจเห็นแค่ขอบโมดูลและตัดสินไม่ได้ว่า solder ไหลขึ้นผนังรูหรือไม่ ถ้ายาวเกินไป solder bridge ระหว่าง pin ข้างเคียงจะเพิ่มขึ้น โดยเฉพาะ pitch 1.0 มม. หรือต่ำกว่า การออกแบบ stencil จึงต้องทำคู่กับ footprint ไม่ใช่ใช้ aperture 1:1 เสมอไป

สำหรับ main board ที่มี ground plane หนาใกล้ pad ควรคุม thermal relief เพราะ copper plane สามารถดูดความร้อนจน wetting ต่างกันระหว่าง pin power/ground กับ pin signal ได้ หาก pin ground 4 จุดบนมุมโมดูลกินความร้อนมากกว่า pin อื่น reflow profile ที่ดูดีบน coupon อาจยังให้ fillet ไม่เท่ากันบน assembly จริง

Panelization และ routing sequence คือจุดเสี่ยงของ yield

Panelization สำหรับ castellated module ต้องวางให้เครื่องเจาะ, plating, solder mask และ routing เข้าถึงขอบรูได้สม่ำเสมอ ควรหลีกเลี่ยงการวาง half-hole ชิด tab-break หรือ mouse bite เพราะแรงแยกบอร์ดอาจทำให้ plating ขอบรูร้าวหลังผ่าน electrical test แล้ว

ลำดับที่ต้องย้ำกับ supplier คือ drill, plate, image, surface finish, then route open ตามแผนที่ตกลง ไม่ควรเปิดรูครึ่งวงกลมก่อน plating หรือใช้ route path ที่กินรูมากเกินจนเหลือ land area น้อยกว่า drawing ถ้าต้องใช้ V-score ใกล้บริเวณ module edge ให้ทำ risk review เพิ่ม เพราะแรงกดและแรงงอจากการแยก panel สามารถทำให้ laminate whitening หรือ copper lift ที่มองไม่ชัดเกิดขึ้น

ใน RFQ ควรถาม supplier ว่าจะใช้ tool diameter เท่าไร, route tolerance เท่าไร, inspect burr ด้วย magnification เท่าไร และล็อตแรกจะมี microsection หรือไม่ คำถามเหล่านี้ช่วยแยกโรงงานที่เคยทำ half-hole production จากโรงงานที่รับงานเพราะเห็นว่าเป็นรูชุบธรรมดา

Inspection plan: อย่าหยุดที่ electrical test

Inspection plan สำหรับ castellated hole ควรมีอย่างน้อย 4 ชั้น: bare board visual, dimensional check, solderability/assembly inspection และ functional test หลังบัดกรีลง carrier board Electrical test ของ bare module จำเป็นแต่ไม่พอ เพราะมันไม่เห็น crack เล็ก ๆ บนผนังรู, burr ที่ขวาง wetting, solder mask encroachment หรือ pad extension ที่ทำให้ fillet ตรวจไม่ได้

สำหรับล็อตแรกควรสุ่ม microscope 100% ใน sample build และทำ cross-section 3-5 ชิ้นเมื่องานมี risk สูง เช่น automotive, telecom outdoor, security device หรือ vibration exposure ถ้าผ่าน stable แล้ว production อาจลดเป็น sampling ตาม lot แต่ pin ที่เป็น power, ground, RF หรือ programming interface ควรมี inspection rule เฉพาะ

ในงานที่ต้องส่งต่อให้ลูกค้า incoming QA ควรแนบ photo standard ระบุ pass/fail ชัดเจน เช่น acceptable wetting on castellated wall, unacceptable exposed laminate, unacceptable lifted plating, unacceptable solder bridge และ insufficient fillet การมีภาพอ้างอิงช่วยลดข้อโต้แย้งมากกว่าการเขียนว่า "good soldering" ใน drawing

"ผมชอบให้ล็อตแรกของ castellated module มีทั้งภาพ microscope และ cross-section อย่างน้อย 3 ชิ้น เพราะค่าใช้จ่ายเล็กมากเมื่อเทียบกับการตามหา intermittent open หลังโมดูลถูก reflow ลง main board ไปแล้ว 2,000 ชุด"

— Hommer Zhao, Technical Director

ข้อมูล RFQ ที่ควรส่งให้โรงงาน

RFQ ที่ดีทำให้ supplier ประเมินความเสี่ยงได้ก่อนเสนอราคา ไม่ใช่หลังส่ง sample ล้มเหลว ไฟล์ที่ควรส่งประกอบด้วย Gerber, drill, fab drawing, assembly drawing, pick-and-place, stencil requirement, panel drawing และภาพ 3D หรือ mechanical outline ถ้า module ต้องอยู่ใกล้ enclosure, shield can หรือ heat sink

ข้อมูลเฉพาะสำหรับ castellated hole ควรมีดังนี้:

1. Finished hole size, pitch และจำนวน half-holes ต่อ module
2. Board thickness, material, copper weight และ surface finish
3. Target rout centerline และ outline tolerance หลังเปิด half-hole
4. Minimum pad extension บน carrier board และ solder fillet expectation
5. Solder mask clearance รอบ half-hole และข้อห้ามเรื่อง mask residue
6. Panel rail, fiducial, tooling hole และวิธี depanelization
7. Inspection method เช่น microscope, cross-section, solderability test หรือ first article report
8. Quantity plan เช่น prototype 20 ชิ้น, pilot 600 ชิ้น, production 5,000 ชิ้นต่อเดือน
9. Acceptance criteria ที่อ้างอิง IPC-6012, IPC-A-610 และ customer drawing

ถ้า supplier ตอบกลับด้วยราคาโดยไม่ถามเรื่อง routing, surface finish หรือ carrier footprint ให้ถือว่าเป็นสัญญาณให้ review ซ้ำ ราคาที่ไม่รวม process control มักกลับมาเป็นค่าเสียเวลาใน NPI

ข้อผิดพลาดที่ทำให้ castellated module fail

ข้อผิดพลาดแรกคือใช้ footprint จาก reference design โดยไม่ดู capability ของโรงงาน บาง footprint ถูกออกแบบสำหรับบอร์ด 0.8 มม. pitch 2.54 มม. แต่ถูกนำไปใช้กับบอร์ด 1.6 มม. pitch 1.0 มม. ทำให้ solder bridge และ inspection difficulty เพิ่มขึ้นทันที

ข้อผิดพลาดที่สองคือมอง half-hole เป็น bare board feature เท่านั้น ทั้งที่ defect จำนวนมากเกิดตอน assembly เช่น solder paste volume ไม่พอ, module placement offset 0.10-0.15 มม., thermal imbalance ระหว่าง ground pin กับ signal pin หรือ reflow profile ที่ไม่ทำให้ wetting ขึ้นผนังรูต่อเนื่อง งาน PCB Depanelization และ Singulation มีหลักคิดคล้ายกัน: จุดปลายทางเล็ก ๆ บนขอบบอร์ดสามารถทำให้ assembly yield เปลี่ยนทั้งล็อต

ข้อผิดพลาดที่สามคือไม่มี limit sample สำหรับ incoming QA ถ้าลูกค้ากับ supplier มอง burr หรือ exposed laminate คนละเกณฑ์ คุณจะเสียเวลา debate ตอนรับของแทนที่จะตัดสินด้วยภาพและตัวเลขตั้งแต่ FAI

เมื่อไรไม่ควรใช้ castellated hole

Castellated hole ไม่เหมาะเมื่อโมดูลต้องถอดเปลี่ยนหลายครั้ง, ต้องซ่อมในสนาม, รับแรงดึงโดยตรงจากสายไฟ, หรือมีความคลาดเคลื่อนเชิงกลจาก enclosure สูง ถ้ามี requirement เหล่านี้ board-to-board connector, FFC/FPC หรือ wire harness อาจทำให้ระบบซ่อมง่ายและควบคุมแรงกลได้ดีกว่า

งาน high-current ก็ต้องระวัง เพราะ half-hole มีพื้นที่สัมผัสจำกัดเมื่อเทียบกับ connector หรือ terminal ขนาดใหญ่ หาก pin ต้องรับกระแสหลายแอมป์ ให้คำนวณ copper width, via sharing, thermal rise และ solder joint area ก่อนตัดสินใจ ไม่ควรเพิ่มจำนวน castellated pads แบบเดาสุ่มโดยไม่ทำ thermal และ current review

ถ้างานยังอยู่ใน prototype แรกและ pinout เปลี่ยนทุกสัปดาห์ การใช้ pin header อาจเร็วกว่า เพราะ rework และ probing ทำได้ง่ายกว่า Castellated hole จะคุ้มเมื่อ interface เริ่มนิ่งและทีมพร้อมคุม drawing, panel, fixture และ inspection แบบ production

Checklist ก่อน release castellated hole PCB module

ก่อนส่งไฟล์ให้โรงงาน ให้ตรวจรายการนี้ร่วมกันระหว่าง layout engineer, manufacturing engineer และ supplier:

1. Finished hole หลัง plating ระบุชัด ไม่ใช้ drill size แทน
2. Pitch และ pad extension บน carrier board ตรวจแล้วกับ solder bridge risk
3. Surface finish เลือกจาก assembly window ไม่ใช่ราคาอย่างเดียว
4. Routing sequence ระบุ plated before routing และเปิด half-hole ตาม centerline
5. Panel rail, fiducial และ tooling hole รองรับ pick-and-place จริง
6. Solder mask clearance รอบ half-hole ไม่ปิดผนังรูชุบ
7. Stencil aperture ถูกปรับตาม solder volume ไม่ใช้ 1:1 โดยอัตโนมัติ
8. Ground plane ใกล้ pad มี thermal relief หรือ profile review
9. Inspection plan มี microscope และ limit sample สำหรับล็อตแรก
10. Cross-section ถูกกำหนดเมื่อเป็นงาน critical หรือ supplier ใหม่
11. Functional test ทำหลังบัดกรีโมดูลลง carrier board ไม่ใช่เฉพาะโมดูลเปล่า
12. Drawing อ้างอิง IPC-6012, IPC-A-610 และ IPC-J-STD-001 ตามงานจริง

รายการนี้ควรถูกแนบไปกับ PO หรือ release package ไม่ใช่ซ่อนอยู่ในอีเมล เพราะ operator, CAM engineer และ QA อาจไม่ได้เห็นข้อความประกอบถ้าไม่มี controlled drawing

References

1. IPC electronics standards overview: https://en.wikipedia.org/wiki/IPC_(electronics)
2. Surface-mount technology overview: https://en.wikipedia.org/wiki/Surface-mount_technology
3. Soldering process overview: https://en.wikipedia.org/wiki/Soldering
4. ENIG background: https://en.wikipedia.org/wiki/Electroless_nickel_immersion_gold

FAQ: คำถามที่พบบ่อยเกี่ยวกับ castellated hole PCB module

Castellated hole PCB module ควรใช้รูขนาดเท่าไร?

งานทั่วไปมักเริ่มที่ finished hole ประมาณ 0.6-1.2 มม. และ pitch 1.0-2.54 มม. แต่ต้องยืนยันกับ capability ของโรงงานและ solder bridge risk บน carrier board เสมอ สำหรับล็อตแรกควรระบุ finished hole หลัง plating และให้ supplier ส่ง dimensional report ไม่ใช่บอกเฉพาะ drill size

IPC-6012 กับ IPC-A-610 ใช้กับ castellated hole ต่างกันอย่างไร?

IPC-6012 ใช้คุยเรื่องคุณภาพของ bare printed board เช่น plated through hole, plating integrity และ defect ที่ขอบรู ส่วน IPC-A-610 ใช้คุยเรื่อง acceptance ของ soldered assembly หลังโมดูลถูกบัดกรีลง carrier board งาน castellated hole ที่ดีควรอ้างอิงทั้งสองด้าน เพราะ defect เกิดได้ทั้งก่อนและหลัง SMT

ENIG จำเป็นสำหรับ castellated hole เสมอหรือไม่?

ENIG ไม่จำเป็นทุกงาน แต่เหมาะมากเมื่อ pitch ต่ำ, ต้องการผิวเรียบ, ต้องเก็บบอร์ดหลายเดือน หรืออยากให้ wetting บน half-hole ตรวจง่ายขึ้น HASL อาจใช้ได้ใน pitch กว้าง แต่ถ้า pitch ต่ำกว่า 1.27 มม. หรือใช้ pick-and-place ความไม่เรียบของ finish อาจทำให้ process window แคบลง

ต้องทำ cross-section ทุกล็อตหรือไม่?

ไม่จำเป็นสำหรับทุกล็อตหลัง process stable แล้ว แต่ล็อตแรก, supplier ใหม่, material ใหม่ หรือสินค้าความเสี่ยงสูงควรสุ่ม cross-section อย่างน้อย 3-5 ชิ้นเพื่อดู plating และ wall integrity หาก production วิ่งต่อเนื่อง อาจเปลี่ยนเป็น sampling ตาม lot ร่วมกับ microscope inspection และ functional test 100%

Castellated hole module ต่างจาก board-to-board connector อย่างไร?

Castellated hole module บัดกรีติดถาวรบน carrier board และช่วยลดความสูงกับต้นทุน BOM แต่ซ่อมยากกว่า Board-to-board connector เหมาะกว่าเมื่อโมดูลต้องถอดเปลี่ยนหรือ service บ่อย เช่น mating cycle 30-500 ครั้ง ขึ้นกับ connector family การตัดสินใจควรเริ่มจาก service requirement ไม่ใช่ราคาชิ้นส่วนอย่างเดียว

ควรส่งไฟล์อะไรให้โรงงานก่อนขอราคา?

ควรส่ง Gerber, drill, fab drawing, assembly drawing, carrier footprint, stencil note, panel requirement และ expected quantity อย่างน้อย 8 รายการนี้ช่วยให้ supplier ประเมิน routing, plating, SMT และ inspection cost ได้ใกล้จริงกว่า หากมี requirement จาก IPC-6012, IPC-A-610 หรือ IPC-J-STD-001 ให้ระบุใน drawing ตั้งแต่ RFQ

สรุป: half-hole ที่ดีต้องคุมทั้ง bare board และ assembly

Castellated hole PCB module ให้ประโยชน์ชัดเมื่อ interface นิ่ง, ต้องการ profile ต่ำ และต้องการประกอบโมดูลด้วย SMT line เดียวกับ main board แต่คุณภาพไม่ได้มาจากการวาดรูครึ่งวงกลมใน CAD เท่านั้น ต้องคุม drilling, plating, routing, surface finish, carrier footprint, stencil, reflow และ inspection เป็น workflow เดียวกัน

ถ้าคุณกำลังเตรียมโมดูล IoT, RF, sensor หรือ control board ที่ต้องใช้ Castellated Hole PCB Module ทีม WellPCB Thailand ช่วย review DFM ร่วมกับ SMT Assembly, Custom Circuit Board และ การทดสอบและบูรณาการ ได้ตั้งแต่ prototype ถึง production ติดต่อเราได้ที่ หน้า Contact เพื่อเช็ก half-hole, panel และ inspection plan ก่อนสั่งผลิตจริง

---

บทความที่เกี่ยวข้อง

• Controlled Impedance PCB และ PCBA
• PCB Depanelization และ Singulation
• PCB Surface Finish Selection