Controlled Impedance PCB และ PCBA: คู่มือคุม Stackup, Coupon, Assembly และ Test สำหรับบอร์ด High-Speed

Controlled impedance ต้องคุมทั้ง fabrication และ assembly

Controlled impedance PCB คือบอร์ดที่กำหนดความต้านทานเชิงลักษณะของ trace หรือ differential pair ให้ใกล้ค่าที่วงจร high-speed ต้องการ เช่น 50Ω single-ended, 90Ω differential USB, 100Ω differential Ethernet หรือ 85Ω differential PCIe ค่าที่ดีบนหน้าจอ CAD ไม่เพียงพอ เพราะ impedance จริงเปลี่ยนตาม dielectric constant, prepreg thickness, copper thickness, etch compensation, solder mask และ via transition หลังผลิตจริง

ในงาน Multilayer PCB และ HDI PCB เรามักพบปัญหาจากการส่ง RFQ แบบมีแค่ Gerber โดยไม่มี stackup target หรือ impedance table โรงงานจึงต้องเดาว่า trace ใดต้องคุม impedance และควรใช้ tolerance เท่าไร เมื่อบอร์ดถูกประกอบเป็น PCBA แล้วอาการที่เห็นอาจเป็น eye diagram ปิด, packet loss, EMI สูง, camera link หลุด หรือ RF gain ต่ำกว่าที่คำนวณไว้

บทความนี้สรุปขั้นตอนสำหรับวิศวกร hardware, layout, NPI, QA และจัดซื้อที่ต้องสั่งผลิตบอร์ด high-speed หรือ RF ในประเทศไทย เนื้อหาครอบคลุม stackup, coupon, impedance test, DFM handoff, SMT assembly และ validation หลังประกอบ เพื่อให้โรงงานผลิตและทีมทดสอบใช้เกณฑ์เดียวกันตั้งแต่ล็อตต้นแบบถึง production

"Controlled impedance ไม่ใช่ตัวเลขบน drawing เท่านั้น ถ้า stackup ไม่ล็อก, copper plating เปลี่ยน, หรือ solder mask ทับ trace ที่ควรเปิดไว้ ค่า 50Ω ที่คำนวณไว้ใน CAD สามารถหลุดได้หลายโอห์มก่อนบอร์ดถึงไลน์ SMT"

— Hommer Zhao, Founder & CEO, WellPCB

ค่า impedance ที่ต้องระบุใน drawing

Drawing สำหรับ controlled impedance PCB ต้องระบุ net class, target impedance, tolerance, reference layer, trace geometry และ test method อย่างชัดเจน ค่า tolerance ที่พบได้บ่อยคือ ±10% สำหรับงานทั่วไป และ ±5% สำหรับงานที่ต้องการ margin สูง แต่การกำหนด ±5% โดยไม่เปิดให้ปรับ trace width ตาม stackup จริงมักทำให้ต้นทุนสูงขึ้นโดยไม่จำเป็น

ตัวอย่างที่ควรระบุใน fabrication note คือ "USB_DP/DM: 90Ω differential ±10%, L2 reference, test by TDR coupon" หรือ "RF_ANT: 50Ω single-ended ±10%, no solder mask over antenna feed unless approved" ข้อความแบบนี้ช่วยให้ CAM engineer รู้ว่าควรรักษา geometry ใด และควรสร้าง coupon ใดให้สัมพันธ์กับ trace จริงบนบอร์ด

มาตรฐานและแหล่งอ้างอิงที่ใช้เป็นพื้นหลังได้ ได้แก่ printed circuit board, transmission line, IPC electronics standards และ JEDEC สำหรับบริบทของอุปกรณ์ semiconductor และ high-speed interfaces การอ้างอิงเหล่านี้ไม่แทนที่สเปกของลูกค้า แต่ช่วยให้ทีมซื้อและทีมคุณภาพเข้าใจคำศัพท์เดียวกัน

ตารางเลือก tolerance และข้อมูลที่ต้องส่ง

ตารางนี้ใช้เป็นจุดเริ่มต้นก่อนส่งไฟล์ให้โรงงาน:

Tolerance แคบขึ้นไม่ได้ทำให้บอร์ดดีขึ้นเสมอไป ถ้าวงจรทำงานที่ 480 Mbps USB 2.0 ระยะสั้นใน enclosure ควบคุมดี ±10% อาจเพียงพอ แต่ถ้าเป็น RF front-end, high-speed camera, 5G module หรือ โทรคมนาคม ที่ต้องผ่าน compliance test การจ่ายเพิ่มเพื่อ material control, coupon และ test report ที่ละเอียดขึ้นอาจคุ้มกว่า re-spin หนึ่งรอบ

Stackup เป็นสัญญาระหว่างนักออกแบบกับโรงงาน

Stackup สำหรับ controlled impedance เป็นเอกสารสัญญาทางวิศวกรรม ไม่ใช่ภาพประกอบใน proposal เท่านั้น ควรระบุจำนวนชั้น, copper weight, core/prepreg thickness, dielectric constant, glass style ถ้าสำคัญ, solder mask และ reference plane ของสัญญาณที่ต้องคุม impedance บอร์ด 4 ชั้นทั่วไปกับบอร์ด 8 ชั้น HDI ใช้วิธีคุม impedance ต่างกัน เพราะ trace width, plane spacing และ via transition ไม่เหมือนกัน

ในโรงงานจริง CAM engineer อาจต้องปรับ trace width 3-15% จาก layout เดิมเพื่อชดเชย dielectric และ etching ถ้า drawing อนุญาตให้ "adjust controlled impedance trace width after customer approval" งานจะเดินเร็วกว่า แต่ถ้า design มี BGA pitch 0.4 mm หรือ escape route แน่นมาก การปรับ trace width อาจชน clearance และต้องคุยกับทีม layout ก่อนผลิต

วัสดุมีผลมากในงาน RF และ high-speed ที่ความถี่สูง FR4 มาตรฐานเหมาะกับงาน digital จำนวนมาก แต่ถ้า loss budget แคบหรือ frequency สูง อาจต้องพิจารณา Rogers PCB, high-Tg FR4 หรือ hybrid stackup ค่า Dk และ Df ที่ต่างกันเพียงเล็กน้อยสามารถเปลี่ยน insertion loss และ phase delay ได้ โดยเฉพาะ trace ยาวหลายสิบนิ้วหรือระบบ phase-sensitive

"ถ้า customer บอกแค่ 100Ω differential แต่ไม่บอกว่าอ้างอิง layer ไหน เราต้องเดาจาก Gerber และ stackup เดิม การเดาแบบนี้อาจพอสำหรับ prototype แต่ไม่ควรเป็นวิธีปล่อย production 5,000 ชิ้น"

— Hommer Zhao, Founder & CEO, WellPCB

Coupon และ TDR test ต้องแทน trace จริงบนบอร์ด

Impedance coupon มีประโยชน์เมื่อ coupon ถูกออกแบบให้แทน trace จริง ไม่ใช่แค่เส้นทดสอบมาตรฐานที่อยู่ริม panel โดยไม่สัมพันธ์กับ net critical บนบอร์ด Coupon ควรอยู่ใน panel เดียวกัน ใช้ layer, copper, trace width, spacing และ reference plane แบบเดียวกับสัญญาณสำคัญ และควรระบุว่าต้องวัดด้วย TDR หรือวิธีใด

รายงาน TDR ที่ดีควรมี target, measured value, tolerance, coupon location, date, lot number และเครื่องมือที่ใช้วัด หากมีหลาย impedance class เช่น 50Ω RF, 90Ω USB และ 100Ω Ethernet ควรมี coupon แยกหรือ structure ที่ครอบคลุมทุก class ที่ critical การใช้ coupon เดียวเพื่อรับรองทุกสัญญาณอาจทำให้ผ่านเอกสารแต่ไม่สะท้อนความเสี่ยงจริง

สำหรับบอร์ดที่มี microstrip และ stripline รวมกัน ต้องแยก coupon ตามโครงสร้าง เพราะ solder mask และสภาพแวดล้อมด้านบนส่งผลต่อ microstrip มากกว่า stripline ภายในบอร์ด ถ้า trace RF ต้องเปิด solder mask หรืออยู่ใกล้ keepout antenna ควรระบุใน drawing ตั้งแต่แรก ไม่ใช่แก้หลัง impedance report ออกมาแล้ว

Assembly เปลี่ยนพฤติกรรม high-speed ได้อย่างไร

SMT assembly ไม่ได้เปลี่ยน impedance ของ trace หลักมากเท่ากระบวนการผลิต PCB แต่การประกอบสามารถสร้าง discontinuity และ loss ที่ทำให้ระบบ high-speed ล้มเหลวได้ จุดเสี่ยงคือ connector launch, via stub, solder volume, component placement, return path ขาด, rework บริเวณ fine-pitch และคราบ flux ใกล้ RF node

ใน SMT Assembly สำหรับ high-speed board ควรล็อก stencil aperture, solder paste type, reflow profile และ inspection plan ให้สัมพันธ์กับ connector หรือ BGA ที่อยู่ใน path สำคัญ หาก connector high-speed มี pad เปียก solder ไม่เท่ากัน ความสูงหรือ coplanarity ที่ต่างกันเล็กน้อยอาจทำให้ contact ไม่สม่ำเสมอ โดยเฉพาะ edge connector, board-to-board connector และ coax launch

Via transition เป็นอีกจุดที่ต้องคุมตั้งแต่ layout ถึง assembly ถ้า differential pair เปลี่ยนชั้นหลายครั้งและไม่มี ground stitching via ใกล้พอ return current จะต้องอ้อม ทำให้ reflection และ EMI สูงขึ้น หลังประกอบแล้วปัญหานี้แก้ยากกว่าการเพิ่ม via หรือปรับ layer routing ตั้งแต่ก่อนผลิตมาก

วิธีตรวจหลังประกอบสำหรับบอร์ด high-speed

การตรวจ controlled impedance PCB ไม่ควรจบที่ bare board TDR report ถ้าสินค้ามีความเสี่ยงสูง ควรเพิ่ม validation หลัง PCBA ด้วย functional test ที่ตรงกับ interface จริง เช่น eye diagram, bit error rate, network analyzer, return loss, insertion loss, packet error log หรือ RF calibration ตามประเภทผลิตภัณฑ์

สำหรับล็อตต้นแบบ 5-20 ชิ้น การทดสอบแบบ engineering อาจเพียงพอ แต่เมื่อเข้าสู่ pilot 100-500 ชิ้น ควรนิยาม acceptance criteria เป็นตัวเลข เช่น "USB eye mask pass 100%", "Ethernet packet error = 0 ในการรัน 8 ชั่วโมง", "return loss ดีกว่า -10 dB ในย่านที่กำหนด" หรือ "VSWR ต่ำกว่า 2:1 ที่ความถี่ใช้งาน" ตัวเลขเหล่านี้ช่วยให้ทีม บริการทดสอบและตรวจสอบ แยก defect จาก design margin ได้เร็วขึ้น

อย่าลืมผูกผลทดสอบกับ serial number และ lot ของ bare PCB หากล็อตหนึ่งมี impedance เฉลี่ย 93Ω และอีกล็อต 98Ω แต่ทั้งคู่ยังอยู่ใน ±10% ความต่างอาจยังส่งผลกับ margin ของ interface บางชนิด การเก็บข้อมูลแบบนี้ทำให้ root cause ง่ายขึ้นเมื่อพบ failure หลัง burn-in หรือ field test

"ผมไม่แนะนำให้ใช้ power-on test เป็นหลักฐานว่า controlled impedance board ผ่านแล้ว บอร์ด high-speed หลายตัวเปิดติด แต่ fail เมื่อสายยาวขึ้น อุณหภูมิเปลี่ยน หรือ firmware เพิ่ม data rate"

— Hommer Zhao, Founder & CEO, WellPCB

RF, telecom และ automotive ต้องดูมากกว่า trace width

บอร์ด RF และ telecom ต้องคุม impedance ร่วมกับ loss, phase, shielding, connector และ cable assembly ทั้งระบบ ค่า 50Ω บน PCB อาจถูกต้อง แต่ถ้า transition ไปยัง coax connector ไม่ดี หรือสาย RF มี phase stability ไม่พอ ระบบยัง fail ได้ สำหรับงานประเภทนี้ควรอ่านร่วมกับ RF Cable Assembly Testing และ Phase Stability ใน RF Cable Assembly

งาน ยานยนต์ เพิ่มข้อกำหนดด้าน vibration, thermal cycling และ connector reliability High-speed interface ในรถ เช่น camera, radar, infotainment หรือ telematics ต้องทน -40°C ถึง +85°C หรือ +105°C แล้วแต่ตำแหน่งติดตั้ง การเลือก material, connector, solder joint และ strain relief จึงต้องประเมินพร้อมกัน ไม่ใช่ดูค่า impedance ที่อุณหภูมิห้องอย่างเดียว

งาน industrial และ robotics มักเจอ motor noise, ground loop และ cable routing ที่ไม่สวยงามในสนาม หาก PCB มี return path ไม่ต่อเนื่องหรือ shield termination ไม่ดี ความผิดพลาดจะเห็นชัดเมื่อเครื่องจักรทำงานจริงมากกว่าตอนทดสอบบน bench

Connector launch และ via transition เป็นจุดที่เสีย margin บ่อยที่สุด

Connector launch คือช่วงที่สัญญาณออกจาก PCB ไปยัง connector, cable หรือ module จุดนี้มักสร้าง reflection มากกว่า trace ตรงหลายเท่า เพราะ geometry เปลี่ยนจาก copper trace ไปเป็น pad, solder joint, pin, housing และสายภายนอก ถ้าใช้ connector high-speed จาก Samtec, Molex, TE Connectivity หรือ Amphenol ควรอ่าน footprint recommendation ของผู้ผลิตและถามโรงงานตั้งแต่ DFM ว่า pad, solder mask opening และ stencil aperture ทำตาม requirement ได้หรือไม่

ข้อผิดพลาดที่พบในงานจริงคือ layout ใช้ differential pair 100Ω ได้ดีตลอดเส้น แต่พอถึง connector กลับมี pad กว้างเกิน, neck-down ยาวเกิน 5-10 mm, ground reference หาย หรือ shield pin ไม่ถูก stitch ลง plane ใกล้พอ ปัญหาเหล่านี้ทำให้ eye diagram แย่ลงโดยที่ impedance coupon ยังผ่าน เพราะ coupon ไม่ได้รวม connector launch ไว้ด้วย หาก interface ทำงานหลาย Gbps ควรให้วิศวกรดู launch geometry ด้วย field solver หรืออย่างน้อยทำ 3D review ร่วมกับ connector datasheet

Via transition มีปัญหาคล้ายกัน เมื่อสัญญาณเปลี่ยน layer ผ่าน via กระแส return ต้องหาทางกลับผ่าน reference plane ที่ต่อเนื่อง ถ้า via ผ่าน plane split หรือไม่มี ground stitching via ใกล้ภายในประมาณ 1-2 mm สำหรับสัญญาณเร็ว ความต่อเนื่องของสนามแม่เหล็กไฟฟ้าจะขาดและเกิด mode conversion ระหว่าง differential และ common-mode noise บอร์ดอาจยัง boot ได้ แต่ EMI หรือ packet error จะโผล่ตอนสายยาวขึ้นหรือ enclosure ปิดจริง

สำหรับ backplane, mezzanine หรือ board-to-board connector ควรดู press-fit hole, plated through hole stub และ anti-pad size ร่วมกัน ถ้า stub ยาวเกินไปในระบบหลาย Gbps อาจต้องใช้ backdrill, blind via หรือ stackup ที่ลด stub length การตัดสินใจนี้ควรเกิดก่อน release fabrication drawing เพราะการเพิ่ม backdrill หลัง CAM review อาจเปลี่ยนต้นทุนและ lead time ของล็อตได้ทันที

DFM checklist ก่อนปล่อย controlled impedance PCB

DFM สำหรับ controlled impedance ควรมี checklist ที่จับทั้งข้อมูลไฟล์และความเสี่ยงระบบ ไม่ควรพึ่งการตรวจ Gerber อัตโนมัติอย่างเดียว เพราะ DRC เห็น clearance แต่ไม่รู้ว่า pair ใดเป็น PCIe, USB, MIPI หรือ RF feed ที่ต้องคุม return path

รายการที่ควรตรวจอย่างน้อยมีดังนี้:

1. ทุก impedance net มี target, tolerance และ reference layer ใน drawing
2. Stackup ระบุ dielectric thickness และ copper weight หลัง plating ไม่ใช่แค่ nominal copper
3. Differential pair ไม่มี plane split ใต้เส้นทางสำคัญ
4. Length matching ระบุทั้ง pair skew และ group skew เช่น ±5 mil หรือ ±25 mil ตาม interface
5. Via transition มี ground stitching via และไม่มี stub ที่ยาวเกิน risk ของ data rate
6. Connector launch ทำตาม datasheet หรือมีเหตุผลหากต้องเปลี่ยน footprint
7. RF trace หรือ antenna feed ระบุ solder mask rule และ keepout ชัดเจน
8. Coupon สะท้อน structure จริงของ microstrip หรือ stripline ที่ต้องวัด
9. Assembly drawing ระบุ connector critical และ inspection จุดที่เกี่ยวข้อง
10. Test plan หลังประกอบมีตัวเลขรับงาน ไม่ใช่แค่ "functional pass"

Checklist นี้ช่วยให้ทีมจัดซื้อถาม supplier ได้ตรงประเด็น หาก supplier ตอบได้แค่ "เราทำ controlled impedance ได้" แต่ไม่ถาม stackup, coupon, tolerance หรือ test report รายละเอียด ความเสี่ยงจะถูกซ่อนไปถึงวันที่บอร์ด fail ใน lab

ต้นทุนและ lead time เพิ่มจากอะไร

Controlled impedance เพิ่มต้นทุนจาก 4 ส่วนหลัก คือ material control, CAM engineering, impedance coupon/test และ yield margin ระหว่าง etching ถ้าต้องใช้วัสดุเฉพาะ เช่น Rogers หรือ high-speed laminate ที่มี Dk/Df คงที่กว่า FR4 ทั่วไป ต้นทุน material จะเห็นชัดที่สุด แต่ในหลายงานต้นทุนที่มองไม่เห็นคือเวลาวิศวกรที่ต้องปรับ trace, ตรวจ coupon และทำรายงานให้ตรงกับ lot

สำหรับบอร์ด 4 ชั้น FR4 ที่คุม 90Ω differential อย่างเดียว ต้นทุนเพิ่มอาจไม่มากถ้า stackup อยู่ใน capability ปกติของโรงงาน แต่บอร์ด 12 ชั้นที่มี 50Ω RF, 85Ω PCIe, 100Ω Ethernet และ blind via หลายระดับจะใช้เวลาทบทวนมากกว่า และอาจต้องแยก coupon หลายแบบใน panel เดียวกัน หากสั่งด่วน 24-48 ชั่วโมงโดยไม่ให้โรงงานปรับ stackup โอกาสได้รายงานที่สวยแต่ margin จริงต่ำจะสูงขึ้น

Lead time ยังขึ้นกับการอนุมัติ stackup หากทีมออกแบบตอบกลับเร็วและยอมให้โรงงานปรับ trace width ตาม impedance calculation งานจะเดินเร็วกว่า แต่ถ้าทุก trace width ถูกล็อกเพราะมี constraint ใน BGA escape วิศวกร CAM ต้องเสนอทางเลือก เช่น เปลี่ยน dielectric thickness, เปลี่ยน layer assignment หรือยอม tolerance กว้างขึ้น การมีผู้ตัดสินใจทางเทคนิคพร้อมตอบภายใน 24 ชั่วโมงช่วยลด delay ได้มากกว่าการเร่งโรงงานหลังจากไฟล์ค้างรอ approval

ตัวอย่างการวางแผนจาก prototype ไป production

ในล็อต prototype 10 ชิ้น ทีมอาจเลือก stackup ที่ใกล้เคียง target และวัด coupon เฉพาะ 90Ω differential เพื่อให้ firmware และ mechanical test เริ่มได้เร็ว แต่ควรบันทึกทุก deviation เช่น impedance วัดได้ 96Ω, connector launch ยังไม่ได้ tune, หรือ RF path ยังไม่มี VNA report ข้อมูลเหล่านี้ต้องถูกปิดก่อน pilot ไม่ควรปล่อยให้กลายเป็น production assumption

เมื่อเข้าสู่ pilot 100-300 ชิ้น ควรล็อก stackup, coupon, acceptance criteria และ PCBA test plan ให้ครบ ถ้า interface สำคัญผ่านแค่ 95% ใน pilot ต้องแก้ก่อนสั่ง 5,000 ชิ้น เพราะ defect high-speed มักไม่แก้ด้วย rework ง่ายเหมือน polarity หรือ missing component บางกรณีต้อง re-spin PCB ทั้งแผ่น

ใน production ควรเก็บ impedance report, assembly inspection และ functional result ต่อ lot หาก lot หนึ่งมี Ethernet packet error สูงขึ้นหลังเปลี่ยน supplier ของ connector หรือเปลี่ยน solder paste ข้อมูลข้ามขั้นตอนจะช่วยแยกว่า root cause มาจาก bare board, assembly, component หรือ test fixture การเก็บข้อมูลแบบนี้ทำให้การแก้ปัญหากับ supplier เป็น engineering discussion ไม่ใช่การเดาว่าใครผิด

ข้อมูล RFQ ที่ทำให้ราคาและ lead time แม่นขึ้น

RFQ สำหรับ controlled impedance PCB ควรแนบข้อมูลมากกว่า Gerber และ BOM เพราะโรงงานต้องประเมิน material, stackup, coupon, test time และ CAM review หากข้อมูลไม่ครบ ราคามักถูกตั้งเผื่อความเสี่ยง หรือโรงงานอาจเสนอ stackup มาตรฐานที่ไม่ตรงกับ design intent

ควรส่งข้อมูลเหล่านี้ตั้งแต่รอบแรก:

• Gerber, drill, IPC-356 netlist และ fabrication drawing
• stackup ที่ต้องการหรือ impedance target พร้อม layer reference
• net class ที่ต้องคุม impedance และ tolerance เช่น ±10% หรือ ±5%
• material preference เช่น FR4, high-Tg, Rogers หรือ hybrid stackup
• copper weight, finished board thickness และ surface finish
• coupon requirement และรูปแบบรายงาน TDR
• assembly drawing, BOM และ connector critical
• test requirement หลังประกอบ เช่น eye diagram, BER, VNA หรือ functional test
• lot size เช่น 20, 200 หรือ 5,000 ชิ้น และ annual forecast

ถ้า design ยังไม่ล็อก ควรส่งไฟล์ตั้งแต่ช่วง DFM review ก่อน freeze layout การย้าย pair ออกจาก plane split, เพิ่ม ground via, ลด via stub หรือปรับ connector launch ใน CAD ใช้เวลาน้อยกว่าการแก้บอร์ดหลังประกอบแล้วมาก

ข้อจำกัด: controlled impedance ไม่ได้แก้ design margin ที่ต่ำเกินไป

Controlled impedance ลด variation ของบอร์ด แต่ไม่สามารถชดเชย topology ที่ผิด, termination ที่หาย, via stub ยาวเกิน, connector footprint ไม่เหมาะ หรือ firmware ที่ผลัก data rate เกิน margin ของระบบ ถ้า simulation แสดง eye margin ต่ำตั้งแต่ต้น การผลิตบอร์ดให้ตรง 100Ω มากขึ้นอาจช่วยเพียงเล็กน้อยและยังไม่ผ่าน compliance

อีกข้อจำกัดคือ tolerance แคบเพิ่มต้นทุนและ lead time หาก interface ใช้งานระยะสั้นและมี margin สูง การระบุ ±5% ทุก net อาจทำให้จ่ายเงินกับจุดที่ไม่ลด risk จริง ควรแยก critical net ออกจาก non-critical net ให้ชัด และใช้ test budget กับ interface ที่กระทบ field failure มากที่สุด

สำหรับงานต้นแบบ บางครั้งการรับ tolerance กว้างขึ้นแต่ได้บอร์ดเร็วกว่าอาจเหมาะกว่า เพื่อให้ทีม firmware และ mechanical test เดินต่อได้เร็ว แต่ก่อน production ควรกลับมาล็อก stackup, coupon และ validation criteria ให้ครบ

เกณฑ์รับงานควรเขียนให้ทีม QA ใช้ได้จริง

เกณฑ์รับงานของ controlled impedance PCB ควรแปลงจากภาษาวิศวกรรมเป็น checklist ที่ QA, supplier quality และ production line ใช้ได้จริง ตัวอย่างเช่น "TDR report ต้องแนบทุก shipment", "ค่า 90Ω differential ต้องอยู่ระหว่าง 81-99Ω", "coupon ต้องอยู่บน panel เดียวกับบอร์ด", "connector J3, J4 ต้องตรวจ solder wetting 100%" และ "functional test ต้องเก็บ log ต่อ serial number" ข้อกำหนดแบบนี้ลดการตีความระหว่างทีมออกแบบกับทีมตรวจรับ

ถ้าใช้ contract manufacturer หลายราย ควรใช้ template เดียวกันสำหรับ stackup approval, impedance report และ PCBA test record โรงงานแต่ละแห่งอาจใช้เครื่องมือคนละรุ่น แต่ข้อมูลขั้นต่ำควรเทียบกันได้ เช่น lot number, measured impedance, test rise time ของ TDR, operator, equipment ID และ pass/fail limit หากข้อมูลเหล่านี้ไม่ครบ การวิเคราะห์ปัญหาหลัง field return จะใช้เวลามากขึ้นและมักจบด้วยการผลิต sample ใหม่แทนการหาสาเหตุจาก lot เดิม

สำหรับสินค้าที่ต้อง audit จากลูกค้าปลายทาง เช่น automotive, medical หรือ telecom ควรเก็บเอกสารอย่างน้อยตามอายุการรับประกันของสินค้า หลายโครงการใช้ 3-5 ปีเป็นขั้นต่ำ เพราะ failure high-speed บางประเภทไม่ได้เกิดในเดือนแรก แต่เกิดหลัง thermal cycle, vibration หรือ connector mating หลายร้อยครั้ง

ทีม QA ควรสุ่มเทียบ report กับ serial number จริงอย่างน้อย 1 ครั้งต่อ lot เพื่อยืนยันว่าเอกสาร, บอร์ด และผลทดสอบอ้างถึงสินค้าชุดเดียวกัน

FAQ: คำถามที่พบบ่อยเกี่ยวกับ controlled impedance PCB

Controlled impedance PCB จำเป็นเมื่อไร?

Controlled impedance PCB จำเป็นเมื่อ signal edge rate หรือความถี่ทำให้ trace ทำตัวเป็น transmission line เช่น USB 2.0 480 Mbps, Ethernet, PCIe, MIPI, LVDS, RF feed หรือ clock ความเร็วสูง โดยทั่วไปถ้า trace length ยาวกว่าประมาณ 1/6 ของ rise-time electrical length ควรประเมิน impedance และ return path อย่างจริงจัง

ค่า 50Ω, 90Ω และ 100Ω ต่างกันอย่างไร?

50Ω มักใช้กับ RF single-ended และ coax system ส่วน 90Ω differential พบใน USB high-speed และ 100Ω differential พบใน Ethernet, LVDS หรือ interface high-speed หลายชนิด ค่าจริงต้องอ้างอิง datasheet ของชิปและ connector ไม่ควรใช้ 100Ω กับทุก differential pair โดยอัตโนมัติ

Tolerance ±10% เพียงพอหรือควรใช้ ±5%?

±10% เพียงพอกับงาน digital high-speed จำนวนมากถ้า layout และ termination ดี ส่วน ±5% เหมาะกับ RF, backplane, telecom, compliance-sensitive หรือ design ที่ margin แคบ การเลือก ±5% ควรมีเหตุผลด้าน risk เพราะอาจเพิ่มค่า material, CAM review, coupon และ lead time

ต้องมี impedance coupon ทุกล็อตหรือไม่?

งาน production ที่ระบุ controlled impedance ควรมี coupon และ TDR report ทุกล็อตหรือทุก panel ตามแผนคุณภาพ โดยเฉพาะเมื่อผลิต 100 ชิ้นขึ้นไปหรืองานเกี่ยวกับ telecom, automotive, medical หรือ industrial control งาน prototype บางล็อตอาจใช้ sample verification ได้ แต่ต้องระบุเงื่อนไขให้ชัด

Solder mask มีผลต่อ impedance หรือไม่?

Solder mask มีผลต่อ microstrip ที่อยู่ชั้นนอก เพราะ dielectric ด้านบน trace เปลี่ยนไป ค่าเปลี่ยนอาจอยู่ระดับไม่กี่โอห์มขึ้นกับ geometry และความหนา mask ถ้าเป็น RF feed หรือ antenna matching zone ควรระบุว่าให้เปิดหรือปิด solder mask อย่างไรตั้งแต่ fabrication drawing

หลังประกอบแล้วควรทดสอบอะไร?

ควรทดสอบตาม interface จริง เช่น eye diagram สำหรับ USB/PCIe/MIPI, packet error สำหรับ Ethernet, VNA สำหรับ RF, return loss/insertion loss สำหรับ path ที่ critical และ functional test 100% สำหรับล็อต production งานที่ต้องการ traceability ควรผูกผลทดสอบกับ serial number และ lot ของ bare PCB

Controlled impedance ช่วยลด EMI ได้ไหม?

Controlled impedance ช่วยลด reflection และ ringing ซึ่งอาจลด EMI ได้บางส่วน แต่ EMI ยังขึ้นกับ return path, plane split, connector shield, cable routing, grounding และ enclosure หาก return current ต้องอ้อมผ่าน plane gap ต่อให้ trace ได้ 100Ω ก็ยังมีโอกาสปล่อย noise สูงได้

แหล่งอ้างอิง

1. Printed circuit board overview: https://en.wikipedia.org/wiki/Printed_circuit_board
2. Transmission line fundamentals: https://en.wikipedia.org/wiki/Transmission_line
3. IPC electronics standards background: https://en.wikipedia.org/wiki/IPC_(electronics)
4. JEDEC semiconductor standards background: https://en.wikipedia.org/wiki/JEDEC

สรุป: คุม impedance จากเอกสารถึง test report

Controlled impedance PCB ที่น่าเชื่อถือเริ่มจาก drawing ที่บอก target, tolerance, layer reference และ coupon ชัดเจน ต่อด้วย stackup ที่โรงงานและนักออกแบบยอมรับร่วมกัน จากนั้นจึงคุม fabrication, SMT assembly และ PCBA validation ให้สัมพันธ์กับ failure mode ของสินค้า หากข้ามขั้นตอนใดขั้นตอนหนึ่ง บอร์ดอาจผ่าน bare board test แต่ fail เมื่อเสียบ connector, ต่อสายยาว หรือทำงานที่อุณหภูมิจริง

ทีม WellPCB Thailand สามารถช่วยตรวจ stackup, impedance table, DFM, coupon plan, SMT assembly และแผนทดสอบสำหรับบอร์ด high-speed, RF, telecom, automotive และ industrial control ได้ตั้งแต่ prototype ถึง production หากคุณมี Gerber, stackup หรือ requirement เบื้องต้น ส่งไฟล์เพื่อ ขอใบเสนอราคา หรือคุยกับทีมวิศวกรผ่าน หน้า Contact ก่อนล็อก drawing เพื่อป้องกัน re-spin ที่เกิดจาก impedance และ return path ตั้งแต่ต้นทาง

---

บทความที่เกี่ยวข้อง

• RF Cable Assembly Testing
• Phase Stability ใน RF Cable Assembly
• PCB Warpage, Bow และ Twist
• PCBA Testing Quality Control