ทำไม PCB Via ถึงเป็นหัวใจสำคัญของการออกแบบวงจร?
ในโลกของการออกแบบ PCB คำว่า Via (Vertical Interconnect Access) คือจุดเชื่อมต่อที่ทะลุผ่านชั้นของแผ่นวงจรพิมพ์ เพื่อส่งสัญญาณไฟฟ้าจากชั้นหนึ่งไปยังอีกชั้นหนึ่ง หากเปรียบเทียบง่ายๆ Via ก็คือ "ลิฟต์" ของสัญญาณไฟฟ้าในอาคารหลายชั้นที่เรียกว่า Multilayer PCB
จากข้อมูลของ IPC (Association Connecting Electronics Industries) การออกแบบ Via ที่ถูกต้องส่งผลโดยตรงต่อ ความน่าเชื่อถือ ต้นทุน และประสิทธิภาพ ของ PCB โดยเฉพาะในบอร์ดที่มี 4 ชั้นขึ้นไป ซึ่งเป็นมาตรฐานในอุตสาหกรรมอิเล็กทรอนิกส์ปัจจุบัน
บทความนี้จะอธิบายทุกสิ่งที่วิศวกรออกแบบ PCB ในประเทศไทยต้องรู้เกี่ยวกับ Via ทั้ง 4 ประเภทหลัก ตั้งแต่หลักการทำงาน กระบวนการผลิต ต้นทุน ไปจนถึงวิธีเลือกใช้ให้เหมาะกับแอปพลิเคชันของคุณ
> "การเลือกประเภท Via ที่ถูกต้องตั้งแต่ขั้นตอนออกแบบมีผลต่อต้นทุนการผลิตมากกว่าที่หลายคนคิด ผมเห็นลูกค้าหลายรายที่ออกแบบ Blind Via หรือ Buried Via โดยไม่จำเป็น ทำให้ต้นทุนบอร์ดเพิ่มขึ้น 20-50% โดยไม่ได้ประโยชน์เพิ่มเติมใดๆ"
>
> — Hommer Zhao, Engineering Director, WellPCB
---
PCB Via คืออะไร? โครงสร้างพื้นฐาน
PCB Via คือรูที่เจาะทะลุผ่านชั้นต่างๆ ของแผ่นวงจรพิมพ์ โดยมีการชุบทองแดง (Copper Plating) ภายในผนังรู เพื่อสร้างเส้นทางนำไฟฟ้าระหว่างชั้น
โครงสร้างหลักของ Via
| ส่วนประกอบ | คำอธิบาย |
|---|---|
| Barrel | ผนังรูที่ชุบทองแดง — เป็นส่วนนำไฟฟ้าหลัก |
| Pad | แผ่นทองแดงวงกลมบนชั้นที่ Via เชื่อมต่อ |
| Annular Ring | ส่วนของ Pad ที่อยู่รอบขอบรู — ต้องมีขนาดตามมาตรฐาน IPC |
| Antipad | พื้นที่ว่างรอบ Via บนชั้นที่ไม่ต้องการเชื่อมต่อ (Clearance) |
| Drill Hole | รูเจาะจริง — ขนาดขึ้นอยู่กับวิธีการเจาะ |
Aspect Ratio — ตัวเลขสำคัญที่ต้องรู้
Aspect Ratio คือสัดส่วนระหว่างความหนาของบอร์ด (Board Thickness) ต่อขนาดเส้นผ่านศูนย์กลางของรู Via ยิ่ง Aspect Ratio สูง ยิ่งผลิตยาก
- Through-Hole Via: สูงสุด 6:1 ถึง 12:1 (ตาม IPC-2221)
- Blind Via: สูงสุด 1:1
- Microvia: สูงสุด 0.75:1 ถึง 1:1 (ตาม IPC-T-50)
---
4 ประเภทหลักของ PCB Via
1. Through-Hole Via (วีอาทะลุ)
Through-Hole Via เป็นประเภทที่พื้นฐานและใช้มากที่สุด เจาะทะลุจากชั้นบนสุดไปถึงชั้นล่างสุดของบอร์ด เชื่อมต่อทุกชั้นที่ผ่าน
ลักษณะสำคัญ:
- เจาะด้วยดอกสว่านกลไก (Mechanical Drilling)
- ขนาดรูเจาะขั้นต่ำ: 0.25mm สำหรับการผลิตทั่วไป
- เชื่อมต่อทุกชั้นพร้อมกัน — ไม่สามารถเลือกชั้นได้
- ต้นทุนต่ำที่สุดในทุกประเภท Via
- ความแข็งแรงเชิงกลสูง
ข้อจำกัด:
- กินพื้นที่ทุกชั้น แม้ชั้นที่ไม่ต้องการเชื่อมต่อ
- สร้าง Via Stub ที่ทำให้เกิดปัญหา Signal Integrity ในงาน High-Speed
- ไม่เหมาะกับการ Routing บอร์ดที่มีความหนาแน่นสูง
แอปพลิเคชัน: PCB ทั่วไป, Consumer Electronics, Industrial Control, Power Supply
---
2. Blind Via (วีอาตาบอด)
Blind Via เชื่อมต่อชั้นนอก (Top หรือ Bottom) กับชั้นในหนึ่งชั้นขึ้นไป โดยไม่ทะลุตลอดบอร์ด มองเห็นได้จากด้านเดียวเท่านั้น
ลักษณะสำคัญ:
- เจาะด้วย Controlled-Depth Drilling หรือ Laser Drilling
- Aspect Ratio สูงสุด 1:1 (ความลึกไม่เกินเส้นผ่านศูนย์กลาง)
- ช่วยประหยัดพื้นที่บนชั้นในที่ไม่ต้องการเชื่อมต่อ
- ต้องการกระบวนการ Lamination เพิ่มเติม
ข้อจำกัด:
- ต้นทุนสูงกว่า Through-Hole Via เนื่องจากต้องใช้ Controlled-Depth Drilling
- การตรวจสอบคุณภาพยากกว่า เพราะมองเห็นเพียงด้านเดียว
- ต้องออกแบบ Stackup ให้สอดคล้องกับชั้นที่ต้องการเชื่อมต่อ
แอปพลิเคชัน: Smartphone, Tablet, อุปกรณ์การแพทย์ฝังร่างกาย, RF/Microwave PCB
---
3. Buried Via (วีอาฝัง)
Buried Via เชื่อมต่อเฉพาะชั้นใน 2 ชั้นขึ้นไป โดยไม่แสดงให้เห็นจากผิวด้านนอกทั้งสองด้าน
ลักษณะสำคัญ:
- ต้องเจาะก่อนการ Lamination แล้วจึงซ้อนชั้นเพิ่มทับ
- ต้องการกระบวนการ Sequential Lamination (ลามิเนตหลายรอบ)
- ปลดปล่อยพื้นที่ทั้งชั้น Top และ Bottom สำหรับ Routing/Component
- ต้นทุนเพิ่มขึ้น 20-50% เมื่อเทียบกับบอร์ดที่ใช้ Through-Hole Via อย่างเดียว
ข้อจำกัด:
- กระบวนการผลิตซับซ้อนและมีค่าใช้จ่ายสูงที่สุด
- ต้องมีการวางแผน Layer Stackup อย่างรอบคอบ
- Lead Time นานกว่า Through-Hole Via
แอปพลิเคชัน: Multilayer PCB ซับซ้อน, Aerospace, Military, High-Performance Computing
---
4. Microvia
Microvia คือ Via ขนาดเล็กมากที่มีเส้นผ่านศูนย์กลาง ไม่เกิน 150 ไมครอน (0.15mm หรือ 6 mils) ตามมาตรฐาน IPC-T-50 เจาะด้วยเลเซอร์เท่านั้น
ลักษณะสำคัญ:
- เจาะด้วย CO2 Laser (100-150 µm) หรือ UV Laser (<100 µm, เล็กสุด 50 µm)
- จำเป็นสำหรับ HDI PCB (High-Density Interconnect)
- รองรับ Fine-Pitch BGA ที่มีระยะห่างขา ≤0.5mm
- สามารถ Stack หรือ Stagger ซ้อนกันหลายชั้นได้
- ความสูงสูงสุด 0.25mm ต่อชั้น
ข้อจำกัด:
- ต้องใช้เครื่อง Laser Drilling เฉพาะทาง
- ต้องมีชั้นหยุด (Stop Layer) เป็นทองแดงเพื่อควบคุมความลึกของเลเซอร์
- คุณภาพขึ้นอยู่กับกระบวนการ Plating อย่างมาก
แอปพลิเคชัน: Smartphone, Wearable, อุปกรณ์ IoT, Medical Implant, 5G Infrastructure
---
ตารางเปรียบเทียบ Via ทั้ง 4 ประเภท
| คุณสมบัติ | Through-Hole | Blind | Buried | Microvia |
|---|---|---|---|---|
| ขนาดรูเจาะขั้นต่ำ | 0.25mm | 0.10mm | 0.15mm | 0.05mm |
| Aspect Ratio สูงสุด | 12:1 | 1:1 | 6:1 | 1:1 |
| วิธีการเจาะ | Mechanical | Laser/Controlled | Mechanical | Laser |
| มองเห็นจากภายนอก | ทั้งสองด้าน | ด้านเดียว | ไม่เห็น | ด้านเดียว |
| ต้นทุนเปรียบเทียบ | 1x (Baseline) | 1.3-1.5x | 1.5-2x | 1.2-1.5x |
| ประหยัดพื้นที่ | ต่ำ | ปานกลาง | สูง | สูงมาก |
| ความแข็งแรงเชิงกล | สูง | ปานกลาง | สูง | ต่ำ |
| Signal Integrity | มี Stub | ดี | ดีมาก | ดีมาก |
| ความยากในการผลิต | ง่าย | ปานกลาง | ยาก | ปานกลาง-ยาก |
---
Stacked Via vs Staggered Via — เลือกแบบไหนดี?
เมื่อต้องเชื่อมต่อหลายชั้นด้วย Blind Via หรือ Microvia วิศวกรมีทางเลือก 2 แบบ:
Stacked Via (ซ้อนตรง)
Via หลายชั้นวางซ้อนตรงกันเป็นแนวดิ่ง ประหยัดพื้นที่สูงสุดแต่มีความเสี่ยงด้านความน่าเชื่อถือ
- แนะนำ ไม่เกิน 2 ชั้น — ถ้าซ้อนเกิน 3 ชั้น อัตราความล้มเหลวเพิ่มขึ้นอย่างมาก
- เกิด Stress Concentration ที่จุดเชื่อมต่อระหว่างชั้น
- ต้องใช้ Via Filling (อุดรู) เพื่อเป็นฐานรองรับชั้นถัดไป
Staggered Via (ซ้อนเยื้อง)
Via แต่ละชั้นวางเยื้องจากกัน กระจายแรงเครียดได้ดีกว่า
- แนะนำสำหรับงาน Automotive และ Aerospace ที่ต้องผ่าน Thermal Cycling (-55°C ถึง +125°C)
- กระจายแรงเครียดจาก CTE Mismatch ได้ดีกว่า
- ความน่าเชื่อถือในระยะยาวสูงกว่า Stacked Via
> "สำหรับลูกค้าในอุตสาหกรรมยานยนต์ ผมแนะนำ Staggered Via เสมอ แม้จะใช้พื้นที่มากกว่าเล็กน้อย แต่ผ่านการทดสอบ Thermal Cycling ได้ดีกว่ามาก ข้อมูลจากห้องทดสอบของเราแสดงว่า Stacked Via 3 ชั้นมีอัตราความล้มเหลวสูงถึง 32% หลัง 8 รอบ Thermal Cycling ในขณะที่ Staggered Via แทบไม่มีปัญหา"
>
> — Hommer Zhao, Engineering Director, WellPCB
---
Via-in-Pad (VIP) — เทคโนโลยีที่ต้องรู้
Via-in-Pad คือเทคนิคการวาง Via ไว้ตรงกลาง SMD Pad ของ Component แทนที่จะวางห่างออกไปแล้ว Route ด้วย Trace เหมาะสำหรับ Fine-Pitch BGA และบอร์ดที่มีความหนาแน่นสูง
VIPPO (Via in Pad Plated Over)
กระบวนการ VIPPO ประกอบด้วย:
- เจาะ Via ตรงตำแหน่ง Pad
- อุดรูด้วย Epoxy (Non-Conductive Fill) หรือ Conductive Fill
- ชุบทองแดงปิดทับ (Copper Cap Plating)
- ขัดให้เรียบเสมอผิว
| ข้อกำหนด VIPPO | IPC Class 2 | IPC Class 3 |
|---|---|---|
| ความหนาชุบทองแดงขั้นต่ำ | 5 µm | 12 µm |
| ความเรียบผิว (Flatness) | ยุบได้สูงสุด 3 mils | ยุบได้สูงสุด 3 mils |
| กระแสไฟฟ้าต่อ Via | 1-2 Amps | 1-2 Amps |
เปรียบเทียบวิธี Filling
| วิธี Filling | ต้นทุนเปรียบเทียบ | การนำไฟฟ้า | การนำความร้อน | การใช้งาน |
|---|---|---|---|---|
| Epoxy (Non-Conductive) | 1x (ต่ำสุด) | ไม่นำไฟฟ้า | ต่ำ | งานทั่วไป, Digital |
| Silver Epoxy | 3x | นำไฟฟ้าปานกลาง | ปานกลาง | งาน RF, Mixed-Signal |
| Copper Fill | 5x | นำไฟฟ้าดีมาก | สูง | Power, Thermal Vias |
---
กระบวนการผลิต: Mechanical Drilling vs Laser Drilling
Mechanical Drilling (การเจาะเชิงกล)
- ขนาดรูขั้นต่ำ: 0.15mm (150 µm) สำหรับเครื่องขั้นสูง, 0.25mm สำหรับทั่วไป
- ข้อดี: รูสะอาด ขอบเรียบคม ไม่มี Taper, เหมาะกับ Through-Hole Via
- ข้อเสีย: ต้อง Deburr (ลบครีบ), ช้ากว่า Laser, ดอกสว่านสึกหรอ
- ต้นทุน: ประมาณ $1.20-1.80 ต่อ 1,000 รู
Laser Drilling (การเจาะด้วยเลเซอร์)
- ขนาดรูขั้นต่ำ: 50 µm (UV Laser), 100-150 µm (CO2 Laser)
- ข้อดี: เร็ว ไม่ต้อง Deburr เจาะรูขนาดเล็กมากได้
- ข้อเสีย: ขอบรูมีรอยไหม้ (Carbonization) ควบคุมความลึกยากถ้าไม่มี Metal Stop Layer
- ต้นทุน: ประมาณ $0.15-0.30 ต่อ 1,000 รู
| เปรียบเทียบ | Mechanical Drilling | Laser Drilling |
|---|---|---|
| ขนาดรูขั้นต่ำ | 0.15-0.25mm | 0.05-0.15mm |
| ต้นทุนต่อ 1,000 รู | $1.20-1.80 | $0.15-0.30 |
| ความเร็ว | ปานกลาง | เร็ว |
| คุณภาพขอบรู | สะอาด เรียบ | มีรอยไหม้เล็กน้อย |
| เหมาะกับ Via ประเภท | Through-Hole, Blind ขนาดใหญ่ | Microvia, Blind ขนาดเล็ก |
| ต้องการ Deburr | ใช่ | ไม่ |
---
มาตรฐาน IPC ที่เกี่ยวข้อง
มาตรฐานหลักสำหรับการออกแบบ Via
| มาตรฐาน | ขอบเขต |
|---|---|
| IPC-2221 | มาตรฐานการออกแบบ PCB ทั่วไป — กำหนด Aspect Ratio สูงสุด |
| IPC-2226 | มาตรฐานเฉพาะสำหรับ HDI PCB — กำหนดกฎ Microvia |
| IPC-6012 | มาตรฐานประสิทธิภาพ PCB — กำหนด Class 2 และ Class 3 |
| IPC-T-50 | นิยาม Microvia — เส้นผ่านศูนย์กลาง ≤150 µm |
| IPC-2152 | มาตรฐานกระแสไฟฟ้าที่ตัวนำรองรับได้ |
Annular Ring — ข้อกำหนดที่มักถูกมองข้าม
Annular Ring คือส่วนของ Pad ทองแดงที่อยู่รอบขอบรูเจาะ ถ้าเล็กเกินไป Via จะมีจุดอ่อนทางไฟฟ้าและเชิงกล
| ข้อกำหนด | IPC Class 2 | IPC Class 3 |
|---|---|---|
| Annular Ring ขั้นต่ำ (ชั้นนอก) | 3-5 mils | 2 mils ขั้นต่ำ |
| Annular Ring ขั้นต่ำ (ชั้นใน) | 3 mils | 1 mil ขั้นต่ำ |
| Breakout 90° ยอมรับได้? | ได้ (พร้อม Teardrop) | ไม่ได้ |
| ความหนาชุบทองแดงขั้นต่ำ | 0.8 mil (20 µm) | 1 mil (25 µm) |
---
ต้นทุนและความคุ้มค่า
ต้นทุนต่อตารางนิ้วตามประเภท Via
| ระดับความซับซ้อน | ประเภท Via | ต้นทุนโดยประมาณ |
|---|---|---|
| พื้นฐาน | Through-Hole Via เท่านั้น | $1-5 / ตารางนิ้ว |
| ปานกลาง | Through-Hole + Blind Via | $3-7 / ตารางนิ้ว |
| ซับซ้อน | Through-Hole + Blind + Buried | $5-10 / ตารางนิ้ว |
| HDI | Microvia + Stacked/Staggered | $8-15 / ตารางนิ้ว |
ปัจจัยที่ส่งผลต่อต้นทุน
- จำนวนรอบ Lamination: ทุกรอบ Sequential Lamination เพิ่มต้นทุน 15-25%
- จำนวน Via ต่อบอร์ด: มากกว่า 5,000 Via ต่อบอร์ดจะเริ่มส่งผลต่อ Yield
- Aspect Ratio: ยิ่งสูง ยิ่งยาก ยิ่งแพง
- Via Filling: Conductive Fill แพงกว่า Non-Conductive Fill ถึง 5 เท่า
- ขนาดรูเจาะ: รูเล็กกว่า 0.2mm มีต้นทุนและ Yield ที่เปลี่ยนแปลงอย่างมาก
---
ความน่าเชื่อถือและ Failure Mode ที่พบบ่อย
สาเหตุความล้มเหลวหลัก
- Barrel Cracking — ผนัง Via แตกร้าวจาก Thermal Cycling เนื่องจาก CTE Mismatch ระหว่างทองแดง (16 PPM/°C) และวัสดุ Dielectric (200 PPM/°C)
- Plating Voids — ช่องว่างในชั้นชุบทองแดง โดยเฉพาะใน Via ที่มี Aspect Ratio สูง
- Corner Cracking — รอยแตกที่มุมของ Stacked Microvia เนื่องจาก Stress Concentration
- Conductive Anodic Filamentation (CAF) — การเติบโตของเส้นใยนำไฟฟ้าระหว่าง Via ที่อยู่ใกล้กันในสภาวะแรงดันสูงและความชื้นสูง
ข้อมูลความน่าเชื่อถือจากการทดสอบ
| เงื่อนไข | ความหนาชุบ 0.8-1.2 mil | ความหนาชุบ 2 oz/ft² |
|---|---|---|
| อัตราความล้มเหลว (8 รอบ Thermal Cycling) | 32% | 0.57% |
| อุณหภูมิทดสอบ | -55°C ถึง +125°C | -55°C ถึง +125°C |
ข้อมูลนี้แสดงว่า ความหนาของชั้นชุบทองแดง เป็นปัจจัยที่สำคัญที่สุดในการป้องกัน Via Failure โดยเฉพาะงานที่ต้องผ่าน Thermal Cycling รุนแรง
ข้อกำหนดคุณภาพ Microvia ตาม IPC
- ปริมาตร Void สูงสุด: 5% ต่อ Via
- ความต้านทานไฟฟ้าสูงสุด: 10 mΩ ต่อ Microvia
- การปรับปรุงคุณภาพด้วย FMEA: ลดอัตราของเสียจาก 5,500 PPM เหลือ 900 PPM (ลดลง 83%)
---
Signal Integrity — Via กับงาน High-Speed Design
สำหรับสัญญาณความถี่สูงกว่า 1 GHz หรือ Rise Time น้อยกว่า 1 ns การออกแบบ Via มีผลโดยตรงต่อคุณภาพสัญญาณ
ปัญหาที่เกิดจาก Via
- Parasitic Capacitance — ยืด Rise Time ของสัญญาณ
- Parasitic Inductance — ลดประสิทธิภาพ Bypass Capacitor
- Impedance Discontinuity — ต้องรักษา Impedance ให้อยู่ในช่วง ±10% ของค่าที่ออกแบบ
- Via Stub — ส่วนของ Through-Hole Via ที่ไม่ได้ใช้ สร้าง Resonance ที่ความถี่สูง
แนวทางแก้ไข
- ใช้ Blind Via หรือ Microvia แทน Through-Hole เพื่อกำจัด Via Stub
- วาง Ground Via ข้าง Signal Via เพื่อสร้าง Return Path ที่สมบูรณ์
- ใช้ Back-Drilling เพื่อกำจัด Stub ของ Through-Hole Via (ถ้าจำเป็นต้องใช้)
- ออกแบบ Via ให้รักษา Impedance 50Ω (Single-Ended) หรือ 100Ω (Differential)
---
คำแนะนำในการเลือก Via — Decision Guide
Flowchart การตัดสินใจ
- งบประมาณจำกัดมาก? → ใช้ Through-Hole Via เท่านั้น
- พื้นที่ Routing ไม่พอ? → พิจารณา Blind Via หรือ Microvia
- ต้องการเชื่อมต่อเฉพาะชั้นใน? → ใช้ Buried Via
- BGA ที่มี Pitch ≤0.5mm? → ต้องใช้ Microvia + Via-in-Pad
- งาน Automotive/Aerospace? → ใช้ Staggered Via + IPC Class 3
- กระแสสูง (>2A)? → ใช้ หลาย Via ขนาน (Multiple Vias in Parallel)
- สัญญาณ >1 GHz? → หลีกเลี่ยง Through-Hole Via หรือใช้ Back-Drilling
> "ก่อนตัดสินใจใช้ Blind Via หรือ Buried Via ให้ถามตัวเองก่อนว่า 'มีทางใช้ Through-Hole Via แล้ว Optimize Routing ด้วยวิธีอื่นได้ไหม?' เพราะทุกครั้งที่เพิ่ม Via ประเภทพิเศษ ต้นทุนจะเพิ่มขึ้น และอาจมีผลกระทบต่อ Yield ของโรงงาน"
>
> — Hommer Zhao, Engineering Director, WellPCB
---
ข้อผิดพลาดที่พบบ่อยในการออกแบบ Via
1. กำหนดขนาด Via ผิด
- ขนาดรูเจาะเล็กกว่า 0.2mm โดยไม่จำเป็น ทำให้ต้นทุนเพิ่มและ Yield ลด
- Annular Ring เล็กเกินไป (<0.15mm) ทำให้ Via อ่อนแอ
2. ใช้ Via มากเกินไป
- Auto-Router มักสร้าง Via มากกว่าที่จำเป็น — ควร Review และลดจำนวน Via ด้วยมือ
- Via มากเกินไปทำให้ช่อง Routing ลดลง และลดความแข็งแรงเชิงกลของบอร์ด
3. ไม่ตรวจสอบ Manufacturability
- ออกแบบ Blind/Buried Via ที่ไม่สามารถผลิตได้จริงด้วย Layer Stackup ที่กำหนด
- ไม่ปรึกษาโรงงานผลิตก่อนตั้ง Aspect Ratio ที่สูงเกินไป
4. ละเลย Signal Integrity
- ไม่วาง Ground Via ข้าง Signal Via ในงาน High-Speed
- ไม่จัดการ Via Stub ในบอร์ดที่มีสัญญาณเกิน 3 GHz
- ใช้ Thermal Relief ที่มีหน้าตัดเล็กเกินไป ทำให้กระแสไหลไม่สะดวก
---
คำถามที่พบบ่อย (FAQ)
ควรเลือกใช้ Via ประเภทใดสำหรับ PCB ที่มีพื้นที่จำกัด?
สำหรับ PCB ที่มีพื้นที่จำกัด แนะนำให้ใช้ Blind Via ร่วมกับ Microvia หาก Component มี Fine-Pitch BGA (ระยะขา ≤0.5mm) ต้องใช้ Microvia + Via-in-Pad เท่านั้น หากงบประมาณจำกัดแต่ต้องการประหยัดพื้นที่ ให้ลองใช้ Blind Via ก่อน ซึ่งเพิ่มต้นทุนประมาณ 30-50% แต่ช่วยเพิ่มพื้นที่ Routing ได้มาก
Blind Via และ Buried Via แพงกว่า Through-Hole Via เท่าไหร่?
Blind Via เพิ่มต้นทุนบอร์ดประมาณ 30-50% เนื่องจากต้องใช้ Controlled-Depth Drilling หรือ Laser Drilling ส่วน Buried Via เพิ่มต้นทุนประมาณ 50-100% เนื่องจากต้องการ Sequential Lamination หลายรอบ ต้นทุนจะขึ้นอยู่กับจำนวน Via จำนวนรอบ Lamination และ Aspect Ratio
Microvia รองรับกระแสไฟฟ้าได้แค่ไหน?
Microvia ขนาดมาตรฐาน (100-150 µm) รองรับกระแสได้ประมาณ 1-2 Amps ต่อ Via ขึ้นอยู่กับความหนาของชั้นชุบทองแดงและอุณหภูมิที่ยอมรับได้ หากต้องการกระแสสูงกว่า ให้ใช้หลาย Via ขนาน เช่น 4 Via สำหรับ 5 Amps (1.5A ต่อ Via) การคำนวณควรอ้างอิงมาตรฐาน IPC-2152
ทำไม Stacked Via ถึงมีปัญหาความน่าเชื่อถือ?
Stacked Via มีจุดอ่อนที่ Stress Concentration ที่ Interface ระหว่างชั้น เมื่อ PCB ผ่าน Thermal Cycling ทองแดง (CTE 16 PPM/°C) และวัสดุ Dielectric (CTE 200 PPM/°C) ขยายตัวต่างกัน ทำให้เกิดรอยแตกร้าว โดยเฉพาะเมื่อซ้อนเกิน 2 ชั้น แนะนำให้ใช้ Staggered Via ที่กระจายแรงเครียดได้ดีกว่า
เมื่อไหร่ควรใช้ HDI PCB กับ Microvia?
ควรใช้ HDI PCB กับ Microvia เมื่อ: (1) BGA มี Pitch ≤0.5mm ที่ไม่สามารถ Route ด้วย Through-Hole Via ได้ (2) ต้องลดขนาดบอร์ดอย่างมากสำหรับ Wearable/IoT (3) ต้องการ Signal Integrity ที่ดีในงาน 5G/High-Speed (4) จำนวน Layer เกิน 8 ชั้นและ Routing Density สูง
Via-in-Pad ต้องใช้วิธี Filling แบบไหน?
Via-in-Pad ต้องใช้กระบวนการ VIPPO (Via in Pad Plated Over) คือ อุดรูด้วย Epoxy แล้วชุบทองแดงปิดทับ เพื่อป้องกัน Solder Wicking (น้ำตะกั่วไหลเข้าไปในรู) หากต้องการการนำความร้อน ให้ใช้ Copper Fill แต่ต้นทุนจะสูงกว่า Epoxy Fill ถึง 5 เท่า สำหรับงานทั่วไป Epoxy Fill เพียงพอ
---
แหล่งอ้างอิง
- IPC-2221 — Generic Standard on Printed Board Design — มาตรฐานการออกแบบ PCB พื้นฐาน
- IPC-2226 — Sectional Design Standard for HDI — มาตรฐาน HDI PCB
- Sierra Circuits — PCB Via Design Guide — คู่มือออกแบบ Via เชิงปฏิบัติ
- Altium — Blind, Buried & Micro Via — เอกสารอ้างอิงจาก Altium Designer
---
บทความที่เกี่ยวข้อง
- เทคโนโลยี HDI PCB: คู่มือฉบับสมบูรณ์
- HDI PCB vs Standard PCB — เปรียบเทียบฉบับสมบูรณ์
- คู่มือออกแบบ PCB สำหรับงานผลิตจริง
- Rigid-Flex PCB: คู่มือการออกแบบฉบับสมบูรณ์
---
ต้องการคำปรึกษาเรื่องการเลือกประเภท Via สำหรับโปรเจกต์ของคุณ? ติดต่อทีมวิศวกรของเรา ที่มีประสบการณ์มากกว่า 15 ปี พร้อมให้คำแนะนำเฉพาะทางสำหรับทุกอุตสาหกรรม ไม่ว่าจะเป็น ยานยนต์, การแพทย์ หรือ โทรคมนาคม 5G


