Hommer ZhaoHDI PCB คือแผ่นวงจรที่ใช้ microvia เจาะด้วยเลเซอร์ ร่วมกับ blind via, buried via และการสร้างชั้นแบบ sequential build-up เพื่อให้เดินสายได้มากขึ้นในพื้นที่เท่าเดิม โดยเลือกใช้โครงสร้าง via ให้เหมาะกับเส้นทางเชื่อมต่อ ไม่จำเป็นต้องมี via ทุกชนิดในบอร์ดเดียวกัน ตามนิยาม IPC ที่บทความ Microvia ของ Wikipedia อ้างไว้ microvia มี อัตราส่วนความลึกต่อเส้นผ่านศูนย์กลางไม่เกิน 1:1 และความลึกไม่เกิน 0.25 mm ส่วนเกณฑ์เส้นผ่านศูนย์กลางไม่เกิน 150 µm เป็นนิยามเดิม การสั่งผลิตจึงควรระบุทั้งโครงสร้าง build-up ขนาดและความลึกของ via รวมถึงวิธีตรวจรับให้ชัดตั้งแต่ส่งแบบ
HDI PCB คืออะไร?
HDI ย่อมาจาก High Density Interconnect จุดสำคัญคือการเพิ่มทางเชื่อมระหว่างชั้นโดยใช้พื้นที่ของรูและแพดอย่างมีประสิทธิภาพ ไม่ใช่เพียงเพิ่มจำนวนชั้นทองแดง บอร์ด multilayer จึงอาจเป็น HDI หรือเป็นบอร์ดที่ใช้ through-hole via เป็นหลักก็ได้
องค์ประกอบที่ควรอ่านให้เข้าใจจากแบบมีดังนี้:
- Microvia: รูเชื่อมต่อที่ต้องพิจารณาทั้งความลึก เส้นผ่านศูนย์กลาง และ aspect ratio ตามนิยามข้างต้น ไม่ตัดสินจากเส้นผ่านศูนย์กลางเพียงอย่างเดียว
- Blind และ buried via: บอกว่ารูเชื่อมชั้นใดและเปิดออกสู่ผิวบอร์ดหรือไม่ ไม่ได้บอกขนาดรูหรือวิธีเจาะโดยอัตโนมัติ
- Sequential build-up: เพิ่มชั้น dielectric และทองแดง แล้วสร้าง via และลายวงจรเป็นลำดับ ก่อนเพิ่มชั้นถัดไป
- แพดและลายวงจร: ต้องออกแบบร่วมกับขนาดรู ความคลาดเคลื่อนการจัดแนว และข้อกำหนดการประกอบ ไม่ควรลดทุกมิติลงพร้อมกันโดยยังไม่ได้ตรวจ DFM
ถ้ายังอยู่ในขั้นตัดสินใจว่าจะใช้ HDI หรือบอร์ดมาตรฐาน อ่าน HDI PCB vs Standard PCB: เลือกจากข้อจำกัดของแบบ ส่วนหน้านี้เน้นสิ่งที่ต้องกำหนดหลังเลือกแนวทาง HDI แล้ว
โครงสร้าง HDI Build-Up: อ่าน 1+N+1, 2+N+2 และ ELIC อย่างไร
ในสัญลักษณ์ k+N+k ค่า N หมายถึงจำนวนชั้นทองแดงของแกนกลางหรือ core subassembly ส่วน k คือจำนวนชั้น build-up ที่เพิ่มต่อด้าน แกนกลางอาจเป็นบอร์ดหลายชั้น ไม่ได้หมายถึงแผ่นวัสดุ core เพียงแผ่นเดียว และจำนวนชั้นรวมคือ k + N + k
| โครงสร้าง | ความหมาย | งานที่อาจเหมาะ | สิ่งที่เปลี่ยนในกระบวนการผลิต |
|---|---|---|---|
| 1+N+1 | เพิ่ม build-up ด้านละ 1 ชั้นบนแกน N ชั้น | ต้องลงจากแพดชั้นนอกไปชั้นถัดไป แล้วกระจายเส้นทางในแกนกลางได้ | สร้างชั้น build-up เจาะเลเซอร์ ชุบ และตรวจการจัดแนวกับแกนกลาง |
| 2+N+2 | เพิ่ม build-up ด้านละ 2 ชั้นบนแกน N ชั้น | ต้องเปลี่ยนชั้นผ่าน microvia ต่อเนื่อง หรือหลบเส้นทางที่หนาแน่นใต้ชิ้นส่วน | ทำลำดับ build-up ซ้ำ ต้องตกลงตำแหน่ง stacked หรือ staggered และการเติม via ก่อนปิดชั้น |
| ELIC / any-layer | ออกแบบให้เชื่อมชั้นที่อยู่ติดกันด้วย microvia ได้ตลอด stack-up; ไม่กำหนดจำนวน build-up ต่อด้านตายตัว | ต้องการเส้นทางเชื่อมต่อระหว่างชั้นอย่างยืดหยุ่นในพื้นที่จำกัด | ต้องกำหนดโครงสร้างเริ่มต้นและลำดับเชื่อมทุกช่วงชั้น พร้อมตรวจการเติม การซ้อน และความน่าเชื่อถือของรอยต่อ |
Any-layer ไม่ได้หมายถึงยิงเลเซอร์รูเดียวจากชั้นใดไปถึงชั้นใดก็ได้ การเชื่อมข้ามหลายชั้นเกิดจาก microvia และทองแดงที่ต่อกันเป็นเส้นทางตามแบบ ตำแหน่งที่วางได้ยังถูกจำกัดด้วยแพด ระยะห่าง และกระบวนการผลิต ต้องมีภาพตัดขวางและ via map ประกอบชื่อโครงสร้างเสมอ
ตัวอย่างสมมติ ตรวจซ้ำได้: นับขั้นตอน lamination และ laser-drill
ตัวอย่างนี้ใช้การนับแบบแยกด้านเพื่อเปรียบเทียบภาระขั้นตอน: ชั้น sequential build-up แต่ละชั้นในแต่ละด้านนับเพิ่มเป็น lamination 1 ขั้น และ laser-drill 1 pass; การเตรียมและ laminate core นับรวมเป็น 1 ขั้น แต่ละ pass หมายถึงงานเจาะบนชั้นนั้น ไม่ใช่จำนวนรูหรือจำนวน pulse ของเลเซอร์
สำหรับ ELIC สมมติให้เริ่มจากโครงสร้างบางที่มีทองแดง 2 ชั้น เชื่อมกันด้วย microvia ซึ่งนับ laser-drill ของส่วนเริ่มต้นอีก 1 pass แล้วเพิ่ม build-up ด้านละ 2 ชั้น ส่วนแกนของตัวอย่างทั่วไปใช้รูเจาะเชิงกล จึงนับ laser-drill ของแกนเป็น 0
| ตัวอย่างโครงสร้าง | จำนวนชั้นทองแดงรวม | Lamination ตามวิธีนับแยกด้าน | Laser-drill passes ตามสมมติฐาน |
|---|---|---|---|
| 1+4+1 | 1 + 4 + 1 = 6 ชั้น | 1 แกน + 1 บน + 1 ล่าง = 3 ขั้น | 0 แกน + 1 บน + 1 ล่าง = 2 passes |
| 2+4+2 | 2 + 4 + 2 = 8 ชั้น | 1 แกน + 2 บน + 2 ล่าง = 5 ขั้น | 0 แกน + 2 บน + 2 ล่าง = 4 passes |
| ELIC สมมติ 6 ชั้น เริ่มจาก 2 ชั้นแล้วเพิ่มด้านละ 2 ชั้น | 2 + 2 + 2 = 6 ชั้น | 1 ส่วนเริ่มต้น + 2 บน + 2 ล่าง = 5 ขั้น | 1 ส่วนเริ่มต้น + 2 บน + 2 ล่าง = 5 passes |
ตรวจซ้ำได้ด้วยการบวกส่วนเริ่มต้น ด้านบน และด้านล่างตามตาราง แต่ ผลนี้ไม่ใช่จำนวนรอบเครื่องอัดจริงหรือข้อมูลของโรงงานใด โรงงานอาจอัดชั้นบนและล่างพร้อมกัน และแกนกลางอาจมีขั้นตอนภายในมากกว่าสมมติฐานนี้ จึงต้องขอ process sequence ของแบบจริงก่อนใช้ประเมินงานผลิต โดยเฉพาะ ELIC ซึ่งชื่อโครงสร้างอย่างเดียวไม่พอให้สรุปจำนวนรอบ
เลือก Via ให้ตรงหน้าที่และระบุให้ครบใน Drawing
คำเรียก via อยู่คนละมิติ: through-hole, blind และ buried บอกช่วงชั้นที่เชื่อม; microvia บอกลักษณะโครงสร้างรู; stacked และ staggered บอกการจัดวาง; via-in-pad บอกตำแหน่งเมื่อเทียบกับแพดชิ้นส่วน รูเดียวจึงอาจเป็นทั้ง blind microvia และ via-in-pad ได้
| ประเภท | เชื่อมต่อหรือวางอย่างไร | ประเด็นความน่าเชื่อถือที่ต้องพิจารณา | สิ่งที่ต้องระบุใน drawing |
|---|---|---|---|
| Through-hole via | รูทะลุจากผิวบนถึงผิวล่าง เชื่อมเฉพาะชั้นที่ออกแบบให้สัมผัสทองแดงในรู | ความต่อเนื่องของทองแดงผนังรูและความเค้นจากการขยายตัว; ส่วน stub อาจกระทบสัญญาณ | ขนาดรูสำเร็จ ขนาดแพด ชั้นที่เชื่อม และข้อกำหนดการชุบ |
| Blind via | เชื่อมชั้นนอกกับชั้นในโดยไม่ทะลุบอร์ด | ความลึก การทำความสะอาดก้นรู และการลงตรง target pad | ชั้นต้นทางและปลายทาง ความลึก วิธีสร้างรู และ pad ที่เกี่ยวข้อง |
| Buried via | เชื่อมชั้นภายในและถูกปิดทับเมื่อ laminate ต่อ | จุดบกพร่องจะตรวจหรือแก้ได้ยากหลังปิดชั้น; การเติมและความเรียบมีผลต่อชั้นด้านบน | ช่วงชั้น ลำดับสร้าง subassembly การเติมรู และจุดตรวจรับก่อนปิดทับ |
| Microvia | รูตื้นตามนิยาม เชื่อมผ่าน dielectric ไปยัง target pad; เมื่อถูกปิดทับอาจอยู่ภายในบอร์ด | Void ใน copper fill รอยต่อกับ target pad และ capture-pad registration | ขนาดปากรูและก้นรู ความลึก ขนาด capture/target pad และเงื่อนไขการเติม |
| Stacked microvia | วาง microvia ต่างระดับซ้อนในตำแหน่งเดียวกัน | ความเค้นผ่านแนวรอยต่อที่ซ้อนกัน รวมถึงรอยต่อระหว่างทองแดงเติมกับ target pad | จำนวนระดับที่ซ้อน คู่ชั้นที่เชื่อม การเติมและปรับผิว พร้อม coupon ที่แทนโครงสร้างจริง |
| Staggered microvia | วาง microvia ต่างระดับเยื้องกันและเชื่อมด้วยแพดหรือลายทองแดง | ต้องเผื่อ registration และพื้นที่เชื่อมระหว่างรู; การเยื้องไม่ได้ตัดความเสี่ยงเรื่องการชุบ | ระยะเยื้อง แพดเชื่อม และ clearance โดยอ้างอิงกฎที่โรงงานยืนยัน |
| Via-in-pad แบบ filled | วาง via ในแพดบัดกรี แล้วเติมและเตรียมผิวตามข้อกำหนดการประกอบ | Void ในวัสดุเติม ผิวยุบหรือนูน และตะกั่วไหลลงรูหากปิดผิวไม่เหมาะสม | ชนิด fill การปิดผิวด้วยทองแดง ความเรียบ และเกณฑ์ตรวจรับผิวแพด |
ดูภาพรวมของแต่ละชนิดเพิ่มเติมใน คู่มือ PCB Via ก่อนล็อกแบบ ควรให้โรงงานตรวจ via map เทียบกับ stack-up โดยตรง เพราะชื่อ via ในไฟล์เจาะเพียงอย่างเดียวอาจไม่แสดงลำดับผลิตที่ตั้งใจไว้
Microvia ต้องเติมทุกจุดหรือไม่
ให้แยกความต้องการด้านการเชื่อมต่อออกจากความต้องการด้านผิวบัดกรี Microvia ที่ไม่ได้อยู่ในแพดและไม่มีรูชั้นถัดไปซ้อนทับ อาจใช้โครงสร้างไม่เติมเต็มได้หากผ่านข้อกำหนดของงาน ส่วน stacked microvia ต้องเตรียมฐานรองรับชั้นถัดไป และ via-in-pad ต้องควบคุมผิวให้เหมาะกับการประกอบ
อย่าเขียนเพียง “filled via” แล้วปล่อยให้ตีความเอง Copper fill กับ resin fill เป็นคนละกระบวนการ และไม่ควรถือว่าใช้แทนกันได้ในทุกตำแหน่ง ให้ระบุชนิดวัสดุเติม การชุบปิดผิว และการปรับระดับตามโครงสร้างที่โรงงานยืนยัน โดยเฉพาะเมื่อมี microvia ซ้อนบน via อีกชนิด
กระบวนการผลิต: จุดใดต้องตัดสินใจก่อนเพิ่มชั้นถัดไป
การผลิต HDI ไม่ได้จบที่การเจาะรูเล็ก ลำดับการทำผิว การชุบ และการตรวจระหว่างชั้นเป็นส่วนสำคัญของการเชื่อมต่อที่มองไม่เห็นจากภายนอก
| ช่วงกระบวนการ | งานที่เกิดขึ้น | สิ่งที่ควรตกลงก่อนเดินงานต่อ |
|---|---|---|
| เตรียม core หรือโครงสร้างเริ่มต้น | สร้างวงจรภายในและ via ที่ต้องอยู่ในแกน ตรวจลายและการเชื่อมต่อก่อนปิดทับ | Revision ของ stack-up, netlist และโครงสร้าง buried via |
| เพิ่มชั้น build-up | จัดแนว dielectric และทองแดง แล้ว laminate เข้ากับชิ้นงาน | วัสดุ ความหนาหลังอัด การกระจายทองแดง และผลต่อ impedance |
| เจาะเลเซอร์และเตรียมผิวรู | เปิดรูไปยัง target pad กำจัดคราบและเตรียมพื้นผิวสำหรับการสร้างทองแดง | ขนาดและรูปทรงรู การจัดแนวกับแพด และการควบคุมผิวก้นรู |
| ชุบและเติม via ตามแบบ | สร้างการเชื่อมต่อทองแดง เติมรูเมื่อกำหนด และปรับผิวตามกระบวนการ | การเติม ความต่อเนื่องของรอยต่อ และเกณฑ์ void ที่ตกลง |
| สร้างลายและตรวจชั้นที่ทำเสร็จ | สร้างแพดกับลายวงจร ตรวจลายและตำแหน่งก่อนเพิ่มชั้น | ข้อบกพร่องที่ต้องคัดออกก่อนถูกปิดทับ และข้อมูลตรวจสอบย้อนกลับ |
| ทำ build-up ต่อจนครบ | ทำลำดับเพิ่มชั้น เจาะ และชุบซ้ำตาม via map | ฐานรองรับ stacked via และการเปลี่ยนแปลงของขนาดหลังผ่านความร้อน |
| ทำผิวและตรวจรับบอร์ด | ทำ solder mask, surface finish และทดสอบตามแผนที่ตกลง | รายงาน electrical test, microsection และผลทดสอบความเค้นตาม PO |
ลำดับย่อยอาจต่างกันตามวัสดุและวิธีสร้างลาย โรงงานควรยืนยัน process sequence ของแบบนั้น การใช้เลเซอร์ชนิดใดจึงต้องพิจารณาร่วมกับ dielectric และชั้นทองแดง ไม่ควรเลือกจากเส้นผ่านศูนย์กลางรูอย่างเดียว
การวาง Stack-up และกฎการออกแบบ
เริ่มจากกำหนดหน้าที่ของแต่ละชั้นและเส้นทาง via แล้วจึงเลือกความหนา dielectric กับขนาดรูให้สัมพันธ์กัน อ่าน คู่มือวาง Stack-up สำหรับ PCB หลายชั้น เพื่อจัดชั้นสัญญาณ power และ ground ให้สอดคล้องกัน
ตารางมิติตัวอย่างสำหรับคุย DFM
ค่าตัวอย่างเพื่อการเปรียบเทียบ ไม่ใช่ข้อกำหนดของโรงงานใด ต้องยืนยันกับโรงงานก่อน freeze stack-up ชุด A, B และ C เป็นเพียงชุดสมมติ ไม่ใช่ระดับมาตรฐาน IPC และไม่ได้รับรองว่าแต่ละชุดผลิตได้เมื่อใช้ร่วมกัน
| คุณสมบัติ | ชุดสมมติ A | ชุดสมมติ B | ชุดสมมติ C |
|---|---|---|---|
| เส้นผ่านศูนย์กลางปากรู microvia | 100 µm | 75 µm | 50 µm |
| ความกว้างเส้น / ช่องว่าง | 75/75 µm | 50/50 µm | 35/35 µm |
| ระยะศูนย์กลาง via ถึงศูนย์กลาง via | 200 µm | 150 µm | 100 µm |
| เส้นผ่านศูนย์กลาง capture pad | 250 µm | 200 µm | 150 µm |
ตัวอย่างระยะศูนย์กลาง via ในตารางสั้นกว่าเส้นผ่านศูนย์กลาง pad ของชุดเดียวกัน จึงไม่ควรนำไปวาง via คนละ net ติดกัน เพราะแพดจะทับกัน ต้องคำนวณ clearance จากขอบทองแดงจริงและขนาดแพดที่ใช้ด้วย ตารางนี้ตั้งใจแยกมิติให้เห็นว่าการย่อรูอย่างเดียวไม่ใช่กฎ DFM ที่ครบถ้วน
ก่อนนำมิติใดไปใช้ ต้องเพิ่มความลึกของรู ขนาดก้นรู ขนาด target pad ความหนาทองแดง และค่าคลาดเคลื่อนการจัดแนวเข้าไปด้วย การเข้าเกณฑ์นิยาม microvia ไม่ได้หมายความว่าโรงงานจะชุบหรือเติมรูตามแบบนั้นได้เสมอ
จุดที่มักตกหล่นเมื่อเปลี่ยนเป็น HDI
- Capture pad กับ target pad: ระบุให้แยกกันชัด แพดรับที่ปากรูและแพดปลายทางที่ก้นรูทำหน้าที่ต่างกัน การเผื่อ registration ต้องดูทั้งคู่
- ความหนาหลังอัด: ใช้ค่าของ stack-up ที่โรงงานเสนอ ไม่ใช้ความหนาวัสดุก่อนอัดแทนโดยไม่ตรวจสอบ
- Impedance และ return path: microvia สั้นลงไม่ได้รับประกันว่า signal integrity จะดีขึ้นเอง ต้องดู reference plane และเส้นทางกระแสย้อนกลับด้วย หากมี controlled impedance ให้ผูก geometry กับ ข้อกำหนดการควบคุม Impedance ของงานนั้น
- ผิวแพดสำหรับประกอบ: via-in-pad ต้องสอดคล้องกับ fill, cap plating, solder mask และ surface finish ที่ระบุ
- การเปลี่ยนแบบหลัง DFM: หากเปลี่ยนวัสดุ ความหนา dielectric หรือช่วงชั้นของ via ต้องทบทวน stack-up และแผนทดสอบ ไม่แก้เพียงไฟล์ลายวงจร
ความน่าเชื่อถือและเงื่อนไขการทดสอบที่ควรระบุ
การทดสอบไฟฟ้าขณะบอร์ดยังไม่ผ่านการประกอบบอกการเชื่อมต่อ ณ เวลาที่ทดสอบ แต่ไม่ยืนยันว่ารอยต่อ microvia จะคงสภาพหลังรับความร้อนทั้งหมด IPC เคยแจ้งประเด็นรอยต่อ microvia ที่อ่อนแอ โดยเฉพาะรอยต่อระหว่าง target pad กับทองแดงเติมในโครงสร้าง stacked จึงควรเลือกการทดสอบให้สอดคล้องกับความเสี่ยงของแบบ
การทดสอบ: ตรวจอะไร และผู้ซื้อควรกำหนดอะไร
| การทดสอบ | สิ่งที่ตรวจ | สิ่งที่ผู้ซื้อควรระบุใน PO หรือแผนตรวจรับ |
|---|---|---|
| Electrical test | ตรวจวงจรขาดและลัดวงจรเทียบกับ netlist ที่อนุมัติ | หากต้องการตรวจทุกแผ่น ให้เขียนเป็นข้อกำหนดผู้ซื้อว่า “ทดสอบไฟฟ้า 100% ของบอร์ดที่ส่งมอบ” พร้อม netlist revision, class, เกณฑ์ continuity/isolation และรูปแบบรายงาน |
| Microsection / cross-section | ดูโครงสร้างรู ทองแดง รอยต่อกับแพด การเติม และการจัดแนว ณ ตำแหน่งตัด | ระบุ class, จำนวนและตำแหน่งตัวอย่างหรือ coupon, ช่วงชั้นของ via ที่ต้องเห็น และเกณฑ์ตรวจรับตามมาตรฐานฉบับที่ตกลง |
| Thermal stress / reflow simulation | ประเมินผลของความร้อนต่อรอยต่อและการแยกชั้น รวมถึงการเปลี่ยนแปลงการเชื่อมต่อ | ระบุ profile, preconditioning, จำนวนรอบ, sample plan, class และเกณฑ์ยอมรับ พร้อมกำหนดว่าจะวัดไฟฟ้าระหว่างให้ความร้อนหรือก่อนและหลังทดสอบ |
| Interconnect-stress style testing เช่น IST | ติดตามการเปลี่ยนแปลงความต้านทานของ via chain บน coupon เมื่อรับความเค้นทางความร้อนซ้ำ | ระบุวิธีทดสอบที่ตกลง โครงสร้าง coupon ให้แทน via จริง จำนวนตัวอย่าง เงื่อนไขความร้อน class จุดยุติทดสอบ และ acceptance reference |
IPC-6012 ใช้อ้างอิงข้อกำหนดคุณสมบัติและสมรรถนะของ rigid printed boards ส่วน IPC-6016 เป็นเอกสารเดิมสำหรับคุณสมบัติและสมรรถนะของ HDI layers หรือ boards และถูกยกเลิกแล้วตาม เอกสาร IPC ที่ระบุสถานะ IPC-6016 จึงไม่ควรเรียกเอกสารนี้ว่ามาตรฐานปัจจุบันโดยไม่ตรวจสถานะ
สำหรับงานใหม่ ให้ตกลง revision ของ IPC-6012 และข้อกำหนด HDI ที่ใช้กับบอร์ดจริง หากเอกสารจัดซื้อเดิมยังอ้าง IPC-6016 ต้องตกลงฉบับ ข้อที่ใช้ และลำดับความสำคัญเมื่อขัดกับเอกสารอื่นให้ชัด กรณีนั้นให้ระบุเกณฑ์ว่า “ตามเกณฑ์ใน IPC-6016 ที่ระบุใน PO” แทนการใส่ตัวเลขขีดจำกัดที่ยังไม่ได้ตรวจจากฉบับที่คู่สัญญายอมรับ
Microsection เป็นการตรวจเฉพาะแนวตัด ไม่ใช่หลักฐานว่ารูทุกตำแหน่งมีสภาพเดียวกัน ส่วน coupon ต้องมีโครงสร้าง via วัสดุ และประวัติการผลิตที่เป็นตัวแทนของบอร์ด ข้อมูลที่ควรเก็บคู่รายงานคือ lot, drawing revision, ตำแหน่งตัวอย่าง เงื่อนไขทดสอบ และผลก่อนกับหลังรับความเค้นตามแผนที่ตกลง
แยกมาตรฐานออกจากใบรับรองและเกณฑ์ประกอบ
- IPC-2226: ใช้อ้างอิงด้านการออกแบบ HDI โดยต้องตรวจ revision และสถานะก่อนนำเข้าข้อกำหนด
- IPC-6012: ใช้กำหนดคุณสมบัติและสมรรถนะบอร์ดแข็ง ระบุ class และ revision ในเอกสารจัดซื้อ
- IPC-6016: เอกสาร HDI เดิมตามสถานะที่อธิบายข้างต้น ไม่ใช่ใบรับรองโรงงาน
- IPC-A-610: เป็นเกณฑ์การยอมรับงานประกอบอิเล็กทรอนิกส์ ไม่ใช้แทนข้อกำหนดตรวจรับแผ่น PCB เปล่า
หน้า IPC (organisation) เป็นข้อมูลเกี่ยวกับองค์กร ไม่ใช่เนื้อหามาตรฐานแต่ละฉบับ ส่วนขอบเขตบอร์ดแข็งตรวจได้จาก คำอธิบาย IPC-6012 ของ IPC เกณฑ์ตรวจรับรายละเอียดต้องอ่านจากฉบับที่ระบุใน PO
การใช้งานและข้อจำกัดที่ควรประเมิน
อุปกรณ์พกพาและอุปกรณ์สวมใส่
HDI เป็นทางเลือกเมื่อพื้นที่วางชิ้นส่วนและทางเดินสายจำกัด เช่น โมดูลประมวลผลหรืออุปกรณ์เก็บข้อมูลขนาดเล็ก แต่ต้องพิจารณาความหนา การประกอบ และการจัดการความร้อนร่วมกัน การใช้ HDI ไม่ได้ทำให้ทุกส่วนของบอร์ดเล็กลงโดยอัตโนมัติ
อุปกรณ์เครือข่ายและสื่อสารข้อมูล
บอร์ดของ router, switch และโมดูลสื่อสารข้อมูลอาจใช้ HDI เพื่อเชื่อมต่อชิ้นส่วนที่มีขาจำนวนมากในพื้นที่จำกัด ต้องตรวจ return path, impedance และตำแหน่งเปลี่ยนชั้นร่วมกัน ไม่ใช้ชื่อ HDI เป็นหลักฐานว่าสัญญาณจะผ่านข้อกำหนดทั้งหมด
เหตุใดโครงสร้างที่ซับซ้อนขึ้นจึงเพิ่มภาระการผลิต
การเพิ่ม build-up ทำให้มีงานจัดแนว เจาะ ชุบ และตรวจระหว่างชั้นเพิ่มขึ้น การซ้อน via หรือกำหนดผิวแพดให้เรียบยังเพิ่มสิ่งที่ต้องควบคุม ดังนั้นควรเลือกโครงสร้างที่แก้ข้อจำกัดของแบบได้ แล้วขอให้โรงงานอธิบายจุดเสี่ยงและทางเลือก เช่น เปลี่ยนบางตำแหน่งจาก stacked เป็น staggered เมื่อพื้นที่เอื้ออำนวย โดยไม่ถือว่าทางเลือกใดเหมาะกับทุกงาน
RFQ Checklist: ข้อมูล HDI ที่ต้องส่งให้ครบ
ไฟล์ที่ส่งควรใช้ revision เดียวกัน และแยกข้อกำหนดที่เปลี่ยนไม่ได้ออกจากรายการที่ให้โรงงานเสนอทางเลือกได้ รายการต่อไปนี้ควรแนบทั้งตอนขอใบเสนอราคาและตอนยืนยัน PO
| ข้อมูล | รายละเอียดที่ควรแนบ |
|---|---|
| Stack-up และโครงสร้าง build-up | เช่น 1+N+1 หรือ 2+N+2 โดยแทน N ด้วยจำนวนชั้นจริง พร้อมภาพตัดขวาง ลำดับชั้น ความหนาสำเร็จ วัสดุ และความหนาทองแดง |
| Via map และข้อมูลเจาะ | ช่วงชั้นของ through-hole, blind, buried และ microvia; แยกไฟล์หรือระบุชนิดให้ตรวจย้อนกับ drawing ได้ |
| Laser via และ pad | เส้นผ่านศูนย์กลางปากรูและก้นรู ความลึก ขนาด target pad และ capture pad พร้อมค่าคลาดเคลื่อนที่ต้องการ |
| Stacked / staggered และการเติม | ตำแหน่งและจำนวนระดับที่ซ้อนหรือเยื้อง ข้อกำหนด copper fill หรือ resin fill การชุบปิดผิว และความเรียบของ via-in-pad |
| Design rules | Line/space, clearance และมิติวิกฤต พร้อมระบุว่าใช้ค่าหลังผลิตหรือค่าจาก artwork |
| มาตรฐานและ IPC class | หมายเลขมาตรฐาน revision, class และข้อยกเว้นที่ตกลง รวมถึงวิธีจัดการข้อกำหนด IPC-6016 เดิมหากยังมีในเอกสาร |
| Impedance | Net หรือกลุ่มสัญญาณ ค่าเป้าหมาย tolerance ชั้นอ้างอิง และข้อกำหนด coupon กับรายงาน |
| Surface finish และ solder mask | ชนิด finish บริเวณแพดที่มีข้อกำหนดพิเศษ และการเปิด mask ที่ต้องสัมพันธ์กับ via-in-pad |
| Panel และจำนวนสั่ง | จำนวนบอร์ดต่อแบบ ขนาดแผง ขอบจับ ตำแหน่ง coupon และข้อจำกัดของเครื่องประกอบ ถ้าให้โรงงานจัด panel ให้ระบุไว้ |
| การทดสอบและเอกสารส่งมอบ | ขอบเขต electrical test, microsection, thermal stress หรือ IST ตามความเสี่ยง พร้อม sample plan, acceptance reference และการตรวจสอบย้อนกลับของ lot |
| ชุดไฟล์ที่อนุมัติ | Gerber หรือข้อมูลผลิตที่ตกลง ไฟล์ drill, netlist, fabrication drawing และรายการคำตอบ DFM ที่ปิดประเด็นแล้ว |
สำหรับการขอประเมิน งาน HDI PCB กับ WellPCB Thailand ให้ส่งชุดข้อมูลนี้เพื่อยืนยันโครงสร้างและเงื่อนไขตามแบบตอนเสนอราคา งานผลิตมาจากโรงงานพันธมิตรในจีนหรือฟิลิปปินส์ตามงานที่ตกลง
คำถามที่พบบ่อย (FAQ)
เมื่อไรควรเลือก HDI แทน multilayer ที่ใช้ through-hole via?
เมื่อรูและแพดของ through-hole กินพื้นที่จนเดินสายออกจากชิ้นส่วนไม่ได้ หรือเส้นทางเปลี่ยนชั้นไม่ตอบโจทย์ของแบบ ให้ประเมิน microvia และ build-up เพิ่มเติมก่อนตัดสินใจ จำนวนชั้นมากไม่ได้แปลว่าต้องใช้ HDI เสมอ ควรให้โรงงานตรวจ stack-up กับ via map ของแบบจริง
1+N+1 กับ 2+N+2 ต่างกันอย่างไร และเหตุใดแบบหลังจึงมีต้นทุนเพิ่ม?
แบบแรกมี build-up ด้านละ 1 ชั้น ส่วนแบบหลังมีด้านละ 2 ชั้น จึงเพิ่มทางเลือกในการเปลี่ยนชั้น แต่ต้องทำลำดับเพิ่มชั้น เจาะ ชุบ และตรวจซ้ำ หากใช้ stacked via ก็ต้องเตรียมฐานและควบคุมรอยต่อเพิ่มเติม ผลต่อใบเสนอราคาขึ้นกับแบบ วัสดุ และแผนตรวจรับ ไม่ได้มีตัวคูณตายตัว
Microvia ควร fill หรือไม่?
ดูหน้าที่ของรูเป็นหลัก ถ้าอยู่ในแพดบัดกรีหรือเป็นฐานของ microvia ชั้นถัดไป ต้องกำหนดการเติมและการเตรียมผิวให้เหมาะกับโครงสร้างนั้น ส่วนรูที่ไม่มีหน้าที่ดังกล่าวอาจไม่ต้องเติมเต็มหากผ่านเกณฑ์ที่ตกลง ควรระบุชนิด fill และ cap plating ให้ชัด ไม่ถือว่า resin fill กับ copper fill ใช้แทนกันได้เสมอ
ต้องระบุอะไรใน PO เพื่อให้โรงงานเสนอ HDI ได้ตรงแบบ?
อ้างอิงไฟล์และ drawing revision ที่อนุมัติ พร้อม stack-up, via map, ขนาดและความลึก laser via, target pad, การเติมและซ้อน via, IPC class กับ revision, impedance, finish, panel และจำนวนสั่ง เพิ่มแผนทดสอบ ตัวอย่างที่ต้องตรวจ และ acceptance reference ด้วย เพื่อให้สิ่งที่เสนอราคาและสิ่งที่ตรวจรับเป็นข้อกำหนดชุดเดียวกัน
HDI ทำ prototype ได้ไหม?
ทำเป็นงานต้นแบบได้เมื่อโรงงานยืนยันโครงสร้าง วัสดุ และกระบวนการตามแบบ หากจะใช้ผลต้นแบบประเมินความน่าเชื่อถือของงานผลิตต่อเนื่อง ควรใช้ stack-up, via fill และเงื่อนไขทดสอบที่เป็นตัวแทนของงานนั้น รายละเอียดการรับผลิตให้ยืนยันตามแบบตอนเสนอราคา ไม่ควรลดเกณฑ์ตรวจรอยต่อเพียงเพราะเป็น prototype
