QFN และ DFN ใน PCB Assembly: คู่มือคุม thermal pad, voiding และ hidden joint ก่อน rework ลามทั้งล็อต

ทำไม QFN และ DFN จึงเป็น package ที่ทำให้หลายล็อตเสียโดยไม่เห็นจากภายนอก

ในงาน การประกอบ SMT ชิ้นส่วนตระกูล QFN และ DFN มักถูกเลือกเพราะ footprint กะทัดรัด, inductance ต่ำ, ระบายความร้อนได้ดี และเหมาะกับผลิตภัณฑ์ที่ต้องการความหนาแน่นสูง แต่ในมุมการผลิต package แบบนี้กลับมีความเสี่ยงเฉพาะตัว เพราะจุดบัดกรีส่วนใหญ่ซ่อนอยู่ใต้ตัวชิ้นส่วน ทำให้ operator มองไม่เห็นจากภายนอกเหมือน QFP หรือ SOP ได้ง่าย

QFN มาจาก Quad flat no-leads package ส่วน DFN เป็นแพ็กเกจแบบ no-lead ที่มีขั้วน้อยกว่า หลักการเหมือนกันคือใช้ pad ใต้ตัว package สัมผัสกับแผ่น PCB โดยตรง เมื่อรวมกับกระบวนการ Surface-mount technology จึงเกิดจุดเสี่ยงเรื่อง paste volume, thermal pad, coplanarity, voiding และ hidden joint มากกว่างานที่ตรวจด้วยสายตาได้ง่าย

สำหรับโครงการในกลุ่ม การแพทย์และสุขภาพ, ยานยนต์ และ โทรคมนาคม ความเสี่ยงนี้สำคัญมาก เพราะบอร์ดอาจผ่าน AOI ภายนอก แต่ยังมี open joint ใต้ pad กลาง, solder void สูงเกินเกณฑ์ หรือ wetting ไม่สมบูรณ์จนไป fail หลัง thermal cycle 200-1,000 รอบหรือ fail ระหว่าง field use

"ถ้างานใช้ QFN หรือ DFN อย่าตัดสินจากหน้าตาชิ้นงานภายนอกอย่างเดียว เพราะ defect สำคัญกว่า 50% ซ่อนอยู่ใต้ package ทั้งหมด การไม่มี baseline X-ray ใน lot แรกคือการปล่อยความเสี่ยงแบบมองไม่เห็น"

— Hommer Zhao, Founder & CEO, WellPCB

QFN, DFN, QFP และ BGA ต่างกันอย่างไรในมุมการประกอบจริง

หลายทีมรู้ว่า QFN เล็กกว่า QFP และถูกกว่า BGA ในบางกรณี แต่ในมุม process control ความต่างที่สำคัญอยู่ที่วิธีพิมพ์ paste, ความสามารถในการตรวจสอบ และความยากของการ rework

ประเด็นสำคัญคือ QFN/DFN อยู่ตรงกลางระหว่าง QFP ที่มองเห็นง่ายกับ BGA ที่ทุกคนรู้ว่าต้องซีเรียสเรื่อง X-ray ทำให้หลายล็อตประเมินความเสี่ยงต่ำเกินจริง ทั้งที่ package นี้ต้องอาศัยทั้ง design rule และ process discipline สูงพอ ๆ กับงานซับซ้อนหลายประเภท

จุดที่ทำให้ QFN และ DFN fail บ่อยที่สุด

ถ้าจะลด defect ให้ได้จริง ต้องแยกว่าปัญหาเกิดจาก design, stencil, placement หรือ reflow ไม่ใช่รวมทุกอย่างไว้ในคำว่า "บัดกรีไม่ดี"

1. Thermal pad ใหญ่เกิน แต่ aperture strategy ไม่เหมาะ

pad กลางของ QFN มีหน้าที่ช่วยระบายความร้อนและยึดตัว package แต่ถ้าเปิด paste เต็ม 100% มักเกิด solder float หรือ void สูง การใช้งานจริงจึงมักลด coverage เป็นช่วงประมาณ 50-70% และแบ่ง aperture เป็นหลายช่องเพื่อระบายแก๊สขณะ reflow ได้ดีขึ้น โดยเฉพาะในงาน power IC, RF PA และ driver IC

2. Via-in-pad หรือ thermal via ดูด solder ลงรู

ถ้า thermal via ไม่ถูกอุดหรือออกแบบระยะไม่เหมาะ solder อาจไหลลงรู ทำให้ pad กลางเหลือ solder ไม่พอ หรือทำให้ตัว package เอียงจากด้านหนึ่งไปอีกด้านหนึ่ง ปัญหานี้พบในงาน Multilayer PCB และบอร์ดที่ต้องคุมอุณหภูมิสูงเป็นพิเศษบ่อยมาก

3. Stencil หนาเกินเมื่อเทียบกับ pitch

บอร์ดที่มีทั้ง QFN fine-pitch และ connector ขนาดใหญ่ในแผ่นเดียว ถ้าใช้ stencil หนาแบบ one-size-fits-all จะทำให้บางตำแหน่ง paste มากเกินไปและบางตำแหน่งน้อยเกินไป หลายโรงงานจึงเริ่มจาก stencil หนา 100-120 ไมครอนสำหรับ QFN ทั่วไป แล้วใช้ step-up เฉพาะจุดถ้าจำเป็น แทนการเพิ่มความหนาทั้งแผ่น

4. Placement และ board support ไม่เสถียร

แม้ pick and place จะมีความแม่นยำสูง แต่ถ้าบอร์ดโก่ง, support pin ไม่พอ หรือมี vibration ขณะวาง ชิ้นส่วน QFN/DFN ที่แทบไม่มี lead ยื่นออกมาจะเสีย self-centering ได้ง่ายขึ้น ปัญหานี้สัมพันธ์กับ PCB Warpage, Bow และ Twist โดยตรง

5. Reflow profile ไม่สัมพันธ์กับ mass ของ pad และ copper plane

QFN ที่เชื่อมกับ copper pour ใหญ่หรือ ground plane หนา มักเกิด delta temperature ระหว่างขอบ package กับ thermal pad กลาง ถ้า soak หรือ peak ไม่พอดี อาจได้ side pad สวยแต่ center pad void สูง หรือกลับกันคือ center pad ติดแต่ขอบ wetting ไม่เต็ม

"ในงาน QFN ปัญหาส่วนใหญ่ไม่ได้อยู่ที่เครื่องวางไม่แม่น แต่อยู่ที่การจัดสมดุลระหว่าง paste, thermal pad และความร้อน ถ้า 3 จุดนี้ไม่สมดุล คุณจะได้ของเสียแบบที่ AOI ภายนอกจับไม่ครบ"

— Hommer Zhao, Founder & CEO, WellPCB

Design และ stencil rule ที่ช่วยลด rework ได้จริง

ทีมจัดซื้อจำนวนมากเริ่มคุยกับ supplier ตอนบอร์ดออก Gerber แล้ว แต่สำหรับ QFN/DFN การคุมต้นทุนและ yield ควรเริ่มตั้งแต่ DFM review ก่อนเปิดล็อต

สำหรับงาน Prototype PCB Assembly หรือ NPI ควรบันทึก aperture revision, stencil supplier, solder paste lot, profile ID และผล X-ray ของบอร์ดตัวแรกไว้ครบ เพราะถ้ารอบ pilot ผ่านด้วย stencil revision A แต่ mass production เปลี่ยนเป็น revision B โดยไม่เปรียบเทียบข้อมูลเดิม defect จะกลับมาเร็วมาก

อีกจุดที่มักถูกมองข้ามคือการเชื่อม requirement ของ package เข้ากับ PCB BOM Scrubbing Checklist Guide และ assembly drawing หาก BOM ไม่ระบุว่า IC ตัวนี้ต้องการ filled via, no-clean แบบ low-void หรือ X-ray baseline หลัง reflow ทีมโรงงานอาจเลือก process ตามค่ามาตรฐานทั่วไป ซึ่งไม่พอสำหรับ QFN บางรุ่น

ควรตรวจสอบ QFN/DFN อย่างไรให้เจอ defect ก่อนลูกค้าเจอ

การตรวจ package กลุ่มนี้ควรเป็นชุดเครื่องมือหลายชั้น ไม่ใช่หวังพึ่ง AOI หรือ functional test ตัวเดียว

1. ใช้ SPI Inspection เพื่อตรวจ volume, area และ offset ของ paste โดยเฉพาะ pad กลาง
2. ใช้ AOI เพื่อตรวจ polarity, alignment, missing part และ side fillet เท่าที่มองเห็นได้
3. ใช้ การตรวจสอบ X-Ray PCB ใน lot NPI หรือจุดเสี่ยงสูงเพื่อตรวจ void, open และ bridge ใต้ตัว package
4. ใช้ บริการทดสอบและตรวจสอบ ต่อด้วย ICT หรือ FCT เพื่อจับ fault ที่ภาพถ่ายอย่างเดียวไม่ตอบ
5. ถ้างานจะผ่าน Conformal Coating หรือ box build ต่อ ควรยืนยัน defect baseline ก่อนเคลือบ เพราะ rework หลัง coating แพงกว่ามาก

ในแง่เกณฑ์ใช้งานจริง หลายโรงงานเริ่มจากการ X-ray 100% สำหรับบอร์ดตัวแรก 1-3 lot, จากนั้นจึงลดเป็น sampling plan ถ้า process capability เสถียรและ void rate อยู่ในเกณฑ์ที่ตกลงกันไว้ วิธีนี้ทำให้ทีมไม่ over-inspect ตลอดไป แต่ก็ไม่ปล่อยล็อตแรกแบบไม่มีข้อมูล

"QFN ที่ผ่าน functional test ยังไม่แปลว่าปลอดภัยเสมอไป เพราะ thermal pad void หรือ partial open บางแบบจะแสดงผลก็ตอนโหลดกระแสจริงหรือหลัง thermal cycling หลายร้อยรอบเท่านั้น"

— Hommer Zhao, Founder & CEO, WellPCB

คำถามที่ควรถาม supplier ก่อนปล่อยงาน QFN/DFN เข้าผลิตจริง

ถ้าคุณเป็นทีมจัดซื้อหรือวิศวกร NPI คำถาม 6 ข้อนี้ช่วยแยก supplier ที่ "เคยทำ" ออกจาก supplier ที่ "เข้าใจ process"

1. package นี้ใช้ stencil thickness เท่าไร และ pad กลางเปิด paste กี่เปอร์เซ็นต์
2. thermal via เป็น filled/capped หรือ open via และมีข้อมูล defect เทียบกันหรือไม่
3. lot แรกจะ X-ray กี่แผ่น กี่ตำแหน่ง และใช้เกณฑ์รับงานอะไร
4. ถ้า void สูงหรือ center pad open จะปรับที่ stencil, profile หรือ board design ก่อน
5. งานนี้ต้องการ AOI, X-ray, ICT หรือ FCT ชุดไหนบ้างตามความเสี่ยงของสินค้า
6. ถ้ามี rework ใต้ QFN ใครเป็นผู้อนุมัติ และมีการจำกัดจำนวนรอบความร้อนหรือไม่

คำถามเหล่านี้สำคัญเพราะ package แบบ no-lead ไม่ได้แพ้กันที่ราคา placement อย่างเดียว แต่แพ้กันที่ความสามารถในการคุม process window ให้แคบและทำซ้ำได้

วางแผน QFN/DFN จาก NPI ไปจนถึง mass production อย่างไรไม่ให้ defect กลับมา

หลายโครงการผ่าน prototype ได้สวย แต่พอขยับเป็น 500, 2,000 หรือ 10,000 บอร์ดต่อเดือน defect เดิมกลับมาอีกครั้ง สาเหตุหลักไม่ใช่เพราะ package เปลี่ยน แต่เพราะเงื่อนไขการผลิตเปลี่ยน เช่น stencil ใหม่, operator ใหม่, panel ใหม่, paste lot ใหม่ หรือ cycle time ของ line เปลี่ยนไป

แนวทางที่ใช้งานได้จริงคือแบ่ง control plan เป็น 3 ช่วงชัดเจน

ในช่วง NPI ผมแนะนำให้ทีมบันทึกภาพ X-ray ของ pad กลาง, side wetting และตำแหน่งที่เคยเสี่ยงอย่างน้อย 5-10 จุดต่อบอร์ด เพื่อใช้เป็น golden sample สำหรับ lot ถัดไป ถ้ารอบหลัง profile เปลี่ยนไปเพียงเล็กน้อยหรือ paste เปลี่ยนยี่ห้อ คุณจะมี baseline เทียบได้ทันที ไม่ต้องรอให้ field issue เกิดก่อน

อีกเรื่องที่มักถูกมองข้ามคือ alternate component แม้ footprint จะเหมือนกัน แต่ exposed pad, coplanarity หรือ moisture sensitivity level อาจไม่เท่ากัน ถ้า buyer เปลี่ยน source โดยไม่รีวิวร่วมกับวิศวกร งานต้นแบบและ NPI และทีม บริการทดสอบและตรวจสอบ โอกาสที่ solder behavior จะเปลี่ยนมีสูงมาก โดยเฉพาะเมื่อ package อยู่ที่ pitch ต่ำกว่า 0.5 มม. หรือใช้ thermal pad ขนาดใหญ่

"งาน QFN ที่ scale จาก 50 ชิ้นไป 5,000 ชิ้นไม่ได้ชนะกันที่ราคาต่อ placement แต่ชนะกันที่ discipline ของ baseline data ถ้าคุณไม่มี golden X-ray, profile ID และ stencil revision ที่ผูกกันไว้ คุณกำลังเริ่ม debug ใหม่ทุกล็อต"

— Hommer Zhao, Founder & CEO, WellPCB

เมื่อไรควรหยุดไลน์เพื่อแก้ process แทนการปล่อยผลิตต่อ

ในทางปฏิบัติทีม production มักลังเลว่าจะหยุด line หรือปล่อยผ่านแล้วให้ QA คัดออกทีหลัง สำหรับ QFN/DFN การตัดสินใจช้าเกินไปทำให้ต้นทุนพุ่งเร็วมาก เพราะ defect ส่วนใหญ่ rework ยากและเสี่ยงกระทบ reliability

สัญญาณที่ควรหยุดเพื่อทบทวน process ทันทีมีดังนี้

1. X-ray ของบอร์ดตัวแรกเริ่มเห็น void pattern สูงผิดปกติในตำแหน่งเดิมมากกว่า 2-3 บอร์ดติดกัน
2. AOI เห็น side fillet สวย แต่ ICT หรือ FCT fail ซ้ำที่ net เดิม
3. มีการเปลี่ยน paste lot, stencil cleaning interval หรือ reflow recipe โดยยังไม่มี comparative data
4. operator ต้อง rework package เดิมเกิน 2 ตำแหน่งต่อ 100 บอร์ด หรือมีแนวโน้มเพิ่มขึ้นต่อเนื่อง
5. บอร์ดที่จะเข้า Conformal Coating หรือ box build ยังไม่ได้ยืนยัน hidden joint baseline ชัดเจน

การหยุด line 30-60 นาทีเพื่อตรวจ root cause มักถูกกว่าการปล่อยของเสีย 200-500 บอร์ดแล้วกลับมาถอด package rework ทีหลังมาก โดยเฉพาะในงาน การประกอบ SMT ที่มี QFN หลายตัวอยู่บนบอร์ดเดียว เพราะต้นทุนที่เสียไม่ใช่แค่ IC แต่รวมเวลาวิศวกร, yield line, ความเสี่ยง pad damage และ schedule ของลูกค้าด้วย

FAQ: คำถามที่พบบ่อยเกี่ยวกับ QFN และ DFN ใน PCB Assembly

QFN กับ DFN ต่างกันอย่างไรในมุมการผลิต?

หลักการประกอบใกล้กันมาก ต่างกันหลัก ๆ ที่จำนวนด้านของขั้วและขนาด package โดย QFN มักมีขั้วรอบ 4 ด้าน ส่วน DFN อาจมี 2 ด้านหรือรูปแบบย่ออื่น ๆ ในทางปฏิบัติทั้งคู่ต้องคุม stencil, alignment และ hidden joint คล้ายกัน โดยเฉพาะ pitch ช่วงประมาณ 0.4-0.65 มม.

QFN ต้อง X-ray ทุกล็อตหรือไม่?

ไม่จำเป็นต้อง 100% ทุกล็อตเสมอไป แต่ lot NPI หรือบอร์ดที่มี power pad ใหญ่, automotive class หรือ medical class มักเริ่มจาก X-ray 100% ในบอร์ดตัวแรกอย่างน้อย 1-3 lot แล้วจึงลดเป็น sampling plan หากค่า void, open และ bridging คงที่ตามเกณฑ์ที่ตกลงไว้

Void ใต้ thermal pad ควรยอมรับได้ประมาณเท่าไร?

ไม่มีตัวเลขเดียวที่ใช้ได้กับทุกผลิตภัณฑ์ เพราะขึ้นกับ heat dissipation, reliability target และข้อกำหนดลูกค้า แต่ในงานทั่วไปหลายทีมเริ่มคุมให้ thermal pad void รวมไม่สูงเกินประมาณ 25-30% และ tighten เพิ่มสำหรับ power device หรือจุดที่เป็น heat path สำคัญ

ทำไม AOI ผ่านแต่บอร์ดยัง fail ได้?

เพราะ AOI มองเห็นได้เฉพาะสิ่งที่พ้นออกมาจาก package หรือขอบชิ้นส่วนบางส่วนเท่านั้น ขณะที่ defect สำคัญของ QFN เช่น center pad open, hidden bridge และ voiding เกิดใต้ตัว package จึงต้องพึ่ง X-ray, ICT หรือ FCT ร่วมด้วย โดยเฉพาะในงานที่ใช้แรงดันหรือกระแสสูง

งานต้นแบบปริมาณน้อยควรใช้ ICT หรือ Flying Probe กับ QFN?

ถ้าปริมาณยังต่ำกว่า 100-500 ชิ้นต่อ revision หลายทีมเลือก Flying Probe หรือ FCT เพราะยังไม่คุ้มทำ fixture ICT เต็มรูปแบบ แต่ถ้า volume มากขึ้นและมีจุดทดสอบพร้อม การใช้ ICT ร่วมกับ AOI/X-ray จะช่วยลด escape defect ได้ชัดกว่าในงาน mass production

หากต้อง rework QFN ควรระวังอะไรที่สุด?

ต้องระวัง heat history ของบอร์ด, pad damage, solder residue ใต้ package และการใส่ component ใหม่ให้ศูนย์ตรงพอดี เพราะการ rework มากกว่า 1-2 รอบในตำแหน่งเดิมเพิ่มความเสี่ยง pad lift, delamination และความน่าเชื่อถือระยะยาวลดลง โดยเฉพาะบนบอร์ดบางหรือบอร์ดหลายชั้น

สรุป: QFN และ DFN ไม่ใช่ package ราคาถูกที่ควบคุมแบบงานทั่วไปได้

ถ้างานของคุณมี QFN/DFN, thermal pad ใหญ่, power IC, RF module หรือสินค้า reliability สูง การคุม yield ต้องเริ่มตั้งแต่ land pattern, via strategy, stencil aperture, board support, reflow profile และ inspection plan ไปพร้อมกัน ไม่ใช่หวังให้ขั้นตอนใดขั้นตอนหนึ่งช่วยแก้ทุกอย่างทีหลัง

หากต้องการให้ทีมช่วย review DFM สำหรับ QFN/DFN, วางแผน การประกอบ SMT, ตั้งเงื่อนไข งานต้นแบบและ NPI หรือกำหนด baseline สำหรับ การตรวจสอบ X-Ray PCB สามารถ ติดต่อทีมวิศวกรของเรา หรือ ขอใบเสนอราคา ก่อนปล่อยล็อตจริงได้

---

บทความที่เกี่ยวข้อง

• SPI Inspection คืออะไร?
• PCB Solder Paste Stencil Guide
• AOI vs AXI: เปรียบเทียบระบบตรวจสอบ PCB